计算机组织与体系结构实验一.docx
- 文档编号:17300124
- 上传时间:2023-07-23
- 格式:DOCX
- 页数:19
- 大小:1.46MB
计算机组织与体系结构实验一.docx
《计算机组织与体系结构实验一.docx》由会员分享,可在线阅读,更多相关《计算机组织与体系结构实验一.docx(19页珍藏版)》请在冰点文库上搜索。
计算机组织与体系结构实验一
中国矿业大学
计算机科学与技术学院
计算机组织与体系结构实验一
目录
1.实验目的2
2.实验设备2
3.实验内容和步骤3
4.实验步骤7
5.实验结果10
6.实验体会20
1.实验目的
1)了解运算器的组成结构;
2)掌握运算器的工作原理。
2.实验设备
PC机一台,TD-CMA实验系统一套。
3.实验内容和步骤
本实验的原理如图1-1所示。
运算器内部含有三个独立运算部件,分别为算术、逻辑和移位运算部件,要处理的数据存于暂存器A和暂存器B,三个部件同时接受来自A和B的数据(有些处理器体系结构把移位运算器放于算术和逻辑运算部件之前,如ARM),各部件对操作数进行何种运算由控制信号S3…S0和CN来决定,任何时候多路选择开关只选择三部件中一个部件的结果作为ALU的输出。
如果是影响进位的运算,还将置进位标志FC,在运算结果输出前,置ALU零标志。
ALU中所有模块集成在一片FPGA中。
逻辑运算部件由逻辑门构成,较为简单,而后面又有专门的算术运算部件设计实验,在此对两个部件不再赘述。
移位运算采用的是桶形移位器,一般采用交叉开关矩阵来实现,交叉开关的原理如图1-2所示。
图中显示的是一个4*4的矩阵(系统中是一个8*8的矩阵)。
每一个输入都通过开关与一个输出相连,把沿对角线的开关导通,就可实现移位功能,即:
1)对于逻辑左移或逻辑右移功能,将一条对角线的开关导通,这将所有的输入位与所使用的输出分别相连,而没有同任何输入相连的则输出连接0。
2)对于循环右移功能,右移对角线同互补的左移对角线一起激活。
例如,在4位矩阵中使用‘右1’和‘左3’对角线来实现右循环1位。
3)对于未连接的输出位,移位时使用符号扩展或是0填充,具体由相应的指令控制。
使用另外的逻辑进行移位总量译码和符号判别。
图1-1运算器原理图
运算器部件由一片FPGA实现。
ALU的输入和输出通过三态门74LS245连到CPU内总线上,另外还有指示灯标明进位标志FC和零标志FZ。
请注意:
实验箱上凡丝印标注有马蹄形标记,表示这两根排针之间是连通的。
图中除T4和CLR,其余信号均来自于ALU单元的排线座,实验箱中所有单元的T1、T2、T3、T4都连接至控制总线单元的T1、T2、T3、T4,CLR都连接至CON单元的CLR按钮。
T4由时序单元的TS4提供(时序单元的介绍见附录二),其余控制信号均由CON单元的二进制数据开关模拟给出。
控制信号中除T4为脉冲信号外,其余均为电平信号,其中ALU_B为低有效,其余为高有效。
图1-2交叉开关桶形移位器原理图
暂存器A和暂存器B的数据能在LED灯上实时显示,原理如图1-3所示(以A0为例,其它相同)。
进位标志FC、零标志FZ和数据总线D7…D0的显示原理也是如此。
图1-3A0显示原理图
ALU和外围电路的连接如图1-4所示,图中的小方框代表排针座。
运算器的逻辑功能表如表1-1所示,其中S3S2S1S0CN为控制信号,FC为进位标志,FZ为运算器零标志,表中功能栏内的FC、FZ表示当前运算会影响到该标志。
图1-4ALU和外围电路连接原理图
表1-1运算器逻辑功能表
4.实验步骤
1)按图1-5连接实验电路,并检查无误。
图中将用户需要连接的信号用圆圈标明。
图1-5实验接线图
2)将时序与操作台单元的开关KK2置为‘单拍’档,开关KK1、KK3置为‘运行’档。
3)打开电源开关,如果听到有‘嘀’报警声,说明有总线竞争现象,应立即关闭电源,重新检查接线,直到错误排除。
然后按动CON单元的CLR按钮,将运算器的A、B和FC、FZ清零。
4)用输入开关向暂存器A置数。
①拨动CON单元的SD27…SD20数据开关,形成二进制数01100101(或其它数值),数据显示亮为‘1’,灭为‘0’。
②置LDA=1,LDB=0,连续按动时序单元的ST按钮,产生一个T4上沿,则将二进制数01100101置入暂存器A中,暂存器A的值通过ALU单元的A7…A0八位LED灯显示。
5)用输入开关向暂存器B置数。
①拨动CON单元的SD27…SD20数据开关,形成二进制数10100111(或其它数值)。
②置LDA=0,LDB=1,连续按动时序单元的ST按钮,产生一个T4上沿,则将二进制数10100111置入暂存器B中,暂存器B的值通过ALU单元的B7…B0八位LED灯显示。
6)改变运算器的功能设置,观察运算器的输出。
置ALU_B=0、LDA=0、LDB=0,然后按表1-1-1置S3、S2、S1、S0和Cn的数值,并观察数据总线LED显示灯显示的结果。
如置S3、S2、S1、S0为0010,运算器作逻辑与运算,置S3、S2、S1、S0为1001,运算器作加法运算。
如果实验箱和PC联机操作,则可通过软件中的数据通路图来观测实验结果(软件使用说明请看附录一),方法是:
打开软件,选择联机软件的“【实验】—【运算器实验】”,打开运算器实验的数据通路图,如图1-6所示。
进行上面的手动操作,每按动一次ST按钮,数据通路图会有数据的流动,反映当前运算器所做的操作,或在软件中选择“【调试】—【单节拍】”,其作用相当于将时序单元的状态开关KK2置为‘单拍’档后按动了一次ST按钮,数据通路图也会反映当前运算器所做的操作。
重复上述操作,并完成表1-2。
然后改变A、B的值,验证FC、FZ的锁存功能。
图1-6数据通路图
5.实验结果
表1-2运算结果表
运算类型
A
B
S3S2S1S0
CN
结果
逻辑运算
65
A7
0000
X
F=(65)FC=(0)FZ=(0)
65
A7
0001
X
F=(A7)FC=(0)FZ=(0)
65
A7
0010
X
F=(25)FC=(0)FZ=(0)
65
A7
0011
X
F=(E7)FC=(0)FZ=(0)
65
A7
0100
X
F=(9A)FC=
(1)FZ=(0)
移位运算
65
A7
0101
X
F=(CA)FC=
(1)FZ=(0)
65
A7
0110
0
F=(32)FC=
(1)FZ=(0)
65
A7
1
F=(B2)FC=
(1)FZ=(0)
65
A7
0111
0
F=(CA)FC=
(1)FZ=(0)
65
A7
1
F=(CA)FC=(0)FZ=(0)
算术运算
65
A7
1000
X
F=(65)FC=(0)FZ=(0)
65
A7
1001
X
F=(0C)FC=
(1)FZ=(0)
65
A7
1010(FC=0)
X
F=(0C)FC=(0)FZ=(0)
65
A7
1010(FC=1)
X
F=(0D)FC=
(1)FZ=(0)
65
A7
1011
X
F=(BE)FC=
(1)FZ=(0)
65
A7
1100
X
F=(64)FC=(0)FZ=(0)
65
A7
1101
X
F=(66)FC=(0)FZ=(0)
Fc=1
Fc=0
6.实验体会
本次实验有关运算器的实验,实验中通过和同学们的探讨,弄懂了各个运算的实现原理和步骤,知道了每个数据的用法,对运算器的内部结构及其运行原理有了更加深刻的了解。
了解了计算机的主要的功能就是处理各种算数和逻辑运算,而这个功能是由CPU的运算器来完成。
通过观看实验软件的过程,知道了运算器内部结构及其运算流程。
通过实验将理论知识付诸于实践,加深了自己在课堂上所学到的理论知识。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 计算机 组织 体系结构 实验
![提示](https://static.bingdoc.com/images/bang_tan.gif)