数电实验考试verilogHDL语言及参考程序.docx
- 文档编号:14976345
- 上传时间:2023-06-28
- 格式:DOCX
- 页数:18
- 大小:20.05KB
数电实验考试verilogHDL语言及参考程序.docx
《数电实验考试verilogHDL语言及参考程序.docx》由会员分享,可在线阅读,更多相关《数电实验考试verilogHDL语言及参考程序.docx(18页珍藏版)》请在冰点文库上搜索。
数电实验考试verilogHDL语言及参考程序
题目一:
表决器电路设计
一、设计任务及原理:
所谓表决器就是对于一个行为,由多个人投票,如果同
意的票数过半,就认为此行为可行;否则如果否决的票数过半,则认为此行为无效。
七人表决器顾名思义就是由七个人来投票,当同意的票数大于或者等于4时,则
认为同意;反之,当否决的票数大于或者等于4时,则认为不同意。
实验中用7个拨动开关来表示七个人,当对应的拨动开关输入为’T时,表示此人同意;否则若
拨动开关输入为’0’,则表示此人反对。
表决的结果用一个LEDBIzk,若表决的结
\jZII%j1
果为同意,则LEfM点亮;否则,如果表决的结果为反对,则LEE会被点亮。
同时,。
jII|,
|I|JI|;
数码管上显示通过的票数。
二、具体要求:
本实验就是利用实验系统中的拨动开关模块和LEtM块以及数码管模块来实现
一个简单的七人表决器的功能。
拨动升关模块中的K1〜K京示七个人,当拨动开关输入为’T时,表示对应的人投同意票,否则当拨动开关输入为’0’时,表示对r-■I、\
应的人投反对票;LECM块中LED俵示七人表决的结果,当LED1点亮时,表示此行为通过表决;否则当LEDim灭时,表示此行为未通过表决。
同时通过的票数在数码管上显示出来。
在此实验中数码管、led拨动开
使用模块
对应FPGA
说明
关与FPGA]连接电路和管脚连接
信号
管脚
在以前的实验中都做了详细说
明,这里不在赘述。
端口名
S1
按键开关
R16
表示1号抢
S2
按键开关
S2
P14
表示2号抢
答者
S3
按键开关
P16
表示3号抢
S3
答者
S4
按键开关
P15
表示4号抢
S4
答者
S5
按键开关
M15
表示5号抢
S5
答者
S6
按键开关
N16
表示6亏抢111J11;
S6
1厂
Jf二:
;「1\上
答者
S7
按键开关
N15
表示7号抢
S7
答者
DOUT0
LE酿块D1
L14
表决结果
1%、"j
'i
亮为通过
LEDAG0
数码管模
N4
抢答成功
寸11
块点
者
LEDAG1
数码管模
G4
号码显示
块晦
LEDAG2
数码管模
H4
块眼
参考答案:
moduleliu(s,dout0,ledag);
input[6:
0]s;
outputdout0;
output[6:
0]ledag;
reg[6:
0]led;
reg[2:
0]k;
regclk_en;
regdout;
always@(s)
begin
k<=s[1]+s[2]+s[3]+s[4]+s[5]+s[6]+s[0];
if(k>=4)
begin
dout<=1;
end
'l■J-II
else
begin
dout<=0;
end
end
always@(k)
begin
case(k)
3'd0:
led<=7'b0111111;
3'd1:
led<=7'b0000110;
3'd2:
led<=7'b1011011;
3'd3:
led<=7'b1001111;
3'd4:
led<=7'b1100110;
3'd5:
led<=7'b1101101;
3'd6:
led<=7'b1111101;
3'd7:
led<=7'b0000111;
default:
led<=7'b0000000;
endcase
end
11i>i
./*■♦W1I•I'
h'y-I/assign
\l/z'!
Ir*i
bf7匕,\i/|
ledag=led;
assign
\丁\
dout0=dout;
endmodule
f"-1■L"j
题目二:
数字电子实验设计题目:
彩灯循环电路设计
E\\'x\ji
一、设计任务及原理:
所谓彩灯循环就是对于一组彩灯(16盏),通过不同的工作模
式可按照一定的规律来点亮或者熄灭。
我们所要求的彩灯循环电路共分4个节拍,四
个节拍按照一定的顺序依次循环执行。
二、具体要求:
系统设有一个复位键,当按下复位键后,系统从第一节拍开始执行直到第四节拍结
束,然后从第一节拍重新开始新的循环。
第一节拍:
16盏灯(Q1~Q16:
MQ侪始依次点亮,直到Q1眄止。
每盏灯点亮的时间间
隔为一秒,即Q1点亮后,间隔一秒后Q2点亮,然后依次点亮。
(下面类似间隔时间都为1秒)
第二节拍:
在第一节拍的基础上,16盏灯(Q1~Q16;MQ1鼾始依次熄灭,直到Q1为止。
每盏灯熄灭的时间间隔为一秒,即Q1魂灭后,间隔一秒后Q1豌灭,然后依次熄灭直到全部熄灭为止。
(下面类似间隔时间都为1秒)
第三节拍:
16盏灯(Q1~Q16;M两端开始依次点亮,即(Q1、Q1洗点亮,然后Q2Q15再点亮,直到全部16盏等点亮为止)。
每盏灯点亮的时间间隔为一秒。
第四节拍:
在第三节拍的基础上,16盏灯(Q1~Q16;M中间开始依次熄灭,即(Q8
Q耽熄灭,然后Q7Q1(W熄灭,直到全部16盏灯熄灭为止)。
每盏灯熄灭的时间间隔为一秒。
在此实验中数码管、LEQ拨动开关与FPGA使用模
11厂if
对应
说明
的连接电路和管脚连接在以前的实验中
块信号
FPGAT
都做了详细说明,这里不在赘述。
端口名
脚
S1
按键开
R16
表示复
¥'ll
p-■1~f
关S1
位按键
Q1
Q1
L14
Q2
Q2
M14
Q3
Q3
N14
Q4
Q4
N13
Q5
Q5
P12
参考答案:
moduleliu2(clk,ret,led);
inputclk,ret;
output[16:
1]led;
wireret_en;
reg[16:
1]led1;
reg[5:
0]i,j,k,l,m;
reg[31:
0]cout;
regclk_en;
assign
ret_en=ret;
always@(posedgeclkornegedgeret_en)
begin
if(~ret_en)
begin
led1<=16'b0000000000000000;
i<=0;
endp-■I\\
else
begin
E\\\\\\
if(clk_en)
begin
j<=0;
k<=0;
i<=i+1;
//dex<=i;
//l<=0;
//m<=0;
led1[i]<=1;
//led1[i-j]<=0;
end
elseif(i>16&&i<=32)
begin
j<=k*2+1;
k<=k+1;
led1[i-j]<=0;
//dex<=dex-1;
end
elseif(i>32&&i<=40)
begin
//dex<=dex+1;
l\\\\\\
//l<=2*m+17;
led1[i-32]<=1;
led1[49-i]<=1;
end
elseif(i>40&&i<=48)
begin
led1[i-32]<=0;
led1[49-i]<=0;
//dex<=dex-1;
end
else
begin
i<=0;
led1<=16'b0000000000000000;
end
end
Il1end
-■>.xn—Lr•|x■
bfJ""U/1
end
assign
J]
led=led1;
endmodule
r-■I■,,~f
题目三:
汽车尾灯控制电路设计
一、设计任务及原理:
假设汽车尾部左右两侧各有3个指示灯,
(1)汽车正常运行时,指示灯全灭。
(2)左转弯时,左侧3个指示灯按照左循环顺序点亮(1H。
。
⑶右转弯时,右侧3个指示灯按照右循环顺序点亮(1HZ0。
(4)临时刹车时,所有指示灯同时闪烁(1HZ)。
二、具体要求:
尾灯与汽车运行状态
运行状态
左尾灯右尾灯
表开关控制
S1S0
D1D2D3
D4D5D6
00正常运行
01左转弯
按照
D3,D2,D1顺
序循环点亮
10右转弯
按照
D4,D5,D6顺
序循环点亮
|I1|I1;
11临时停车
1HZ®率同时
L1厂if
|1(1i■
1HZ®率同时
闪烁
闪烁
在此实验中数码管、LED拨动开关与
FPGA的连接电路和管脚连接在以前的实验中
都做了详细说明,这里不在赘述。
端口名f"■1KXJ
I1使用模块信
对应FPGAT
号
脚
S1
云%*.U;\ii
按键开关S1
R16
S2
按键开关S2
P14
D1
LE典块D1
L14
D2
LED模块
M14
D2
D3
LED模块
N14
D3
D4
LED模块
N13
P12
D5LED模块
D5
N12
D6LED模块
D6
J3
脉冲源50MHZCP
参考程序:
modulelwf(clk,ledag,s);
inputclk;
input[1:
0]s;
—E.丸产\\output[5:
0]ledag;
reg[5:
0]led;
\.i
L--\J
reg[1:
0]i,j,k;
reg[31:
0]cout;
regclk_en;
always@(posedgeclk)
begin
if(clk_en)
begin
if(s==2'b00)
begin
i<=0;j<=0;k<=0;
led<=6'b000000;
end
elseif(s==2'b01)
begin
led<=6'b000000;
k<=0;
j<=0;
i<=i+1;
if(i==2'b01)
begin
led<=6'b001000;
end
if(i==2'b10)
begin
led<=6'b010000;
end
if(i==2'b11)
卜”X\\\\j|
begin
led<=6'b100000;
i<=0;
end
end
elseif(s==2'b10)
k<=0;
i<=0;
j<=j+1;
if(j==2'b01)
begin
led<=6'b000100;
end
if(j==2'b10)
begin
led<=6'b000010;
end
if(j==2'b11)
begin
led<=6'b000001;
j<=0;
♦L气*、\\x\ji
end
end
elseif(s==2'b11)
begin
led<=6'b000000;
i<=0;
if(k==2'b01)
begin
led<=6'b000000;
end
if(k==2'b10)
\f]I
begin
led<=6'b111111;
k<=0;
11i>i■
./*■♦W1I•I'
Ilb;//'
end
\I厂if■II、\&
\lr*Ix■.
L%7匕〜\li|
end
end
L--\J
end
assign
ledag=led;
endmodule
*\\\\\\
题目四:
数字电子实验设计题目:
抢答器电路设计
一、设计任务及原理:
抢答器在各类竞赛性质的场合得到了广泛的应用,它的
出现,消除了原来由于人眼的误差而未能正确判断最先抢答的人的情况。
抢答器的
原理比较简单,首先必须设置一个抢答允许标志位,目的就是为了允许或者禁止抢答者按按钮;如果抢答允许位有效,那么第一个抢答者按下的按钮就将其清除,同时记录按钮的序号,也就是对应的按按钮的人,这样做的目的是为了禁止后面再有人按下按钮的情况。
总的说来,抢答器的实现就是在抢答允许位有效后,第一个按
下按钮的人将其清除以禁止再有按钮按下,同时记录清楚抢答允许位的按钮的序号并显示出来,这就是抢答器的实现原理。
二、具体要求:
本实验的任务是设计一个四人抢答器,用按键模块的S妹作抢答允许按钮,用
S1〜S4来表示1号抢答者〜4号抢答者,同时用LE典块的LED卜LED"别表示于抢答者对应的位子。
具体要求为:
按下Sb次,允许一次抢答,这时S1〜S4中第一个按下的按键将抢答允许位清除,同时将对应的LE*亮,用来表示对应的按键抢答成功。
数码管显示对应抢答成功者的号码。
在此实验中数码管、LED按键开
使用模块
对应FPGA
说明
11|!
1.■
关与FPGA]连接电路和管脚连接
信号
L1厂if
管脚
111■
.1j-■
J|!
•I1
在以前的实验中都做了详细说
11
「r广-
明,这里不在赘述。
端口名
S1
按键开关
R16
表示1号抢
p-■1■1,J
S1
答者
S2
按键开关
P14
表示2号抢
、"-\\\\
S2
答者
S3
按键开关
P16
表示3号抢
S3
答者
S4
按键开关
P15
表示4号抢
S4
答者
S8
按键开关
M15
开始抢答
S12
按键
DOUT0
LE酿块D1
L14
1号抢答者
DOUT1
LE酿块D2
M14
2号抢答者
灯
DOUT2
LE酿块D3
N14
3号抢答者
灯
DOUT3
LE酿块D4
N13
4号抢答者
灯
LEDAG0
数码管模
N4
抢答成功
块A段
1者
|I||I1;
LEDAG1
数码管模
\1厂if
G4
1,i|■
号码显示
块腿
LEDAG2
数码管模
H4
块弟
:
、,ii
moduleliu1(s1,s2,s3,s4,s8,led,ledag);
inputs1,s2,s3,s4;
*\\\
inputs8;
output[6:
0]ledag;
output[3:
0]led;
reg[3:
0]led;
regk;
reg[6:
0]ledag1;
//initial
//k<=0;
always@(s8)
begin
if(s8==0)begink<=1;led<=4'b0000;ledag1<=7'b0111111;end
else
begin
if(k==1)
begin
if(~s1)
begin
___\|L-f
r1i
led<=4'b1000;
ledag1<=7'b0000110;
\J*1
OsJ
k<=0;
end
p-■I、J
elseif(~s2)
begin
led<=4'b0100;
ledag1<=7'b1011011;
k<=0;
end
elseif(~s3)
begin
ledag1<=7'b1001111;
k<=0;
end
elseif(~s4)
begin
led<=4'b0001;
ledag1<=7'b1100110;
k<=0;
end
end
end
end
assign
ledag=ledag1;
endmodule
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 实验 考试 verilogHDL 语言 参考 程序