八位指令系统设计.docx
- 文档编号:14883394
- 上传时间:2023-06-28
- 格式:DOCX
- 页数:118
- 大小:499.89KB
八位指令系统设计.docx
《八位指令系统设计.docx》由会员分享,可在线阅读,更多相关《八位指令系统设计.docx(118页珍藏版)》请在冰点文库上搜索。
八位指令系统设计
计算机学院计算机科学与技术专业
《计算机构成原理课程设计》报告
(2011/2012学年第一学期)
学生姓名:
学生班级:
学生学号:
指导教师:
2012年1月15日
计算机构成原理课程设计
1课程设计剖析1
1.1设计目的及要求1
1.2设计内容1
1.3实验设施简介2
1.4指令译码电路剖析2
1.5存放器译码剖析5
信号实时序剖析6
微指令格式剖析7
2整体设计9
2.1储存器区分9
2.2数据格式和指令设计9
2.3控制台设计13
3详尽设计15
3.1指令详尽设计15
3.2微指令流程及代码23
4指令系统考证26
4.1考证程序26
4.2CPI剖析28
实验心得领会29
附录A30
附录B31
参照文件32
I
计算机构成原理课程设计
1课程设计剖析
1.1设计目的及要求
本课程设计是计算机科学与技术专业重要的实践性教课环节之一,是在学生学习
完《计算机构成原理》课程后进行的一次全面的综合设计。
目的是经过一个完好的8
位指令系统构造(ISA)的设计和实现,加深对计算机构成原理课程内容的理解,成立
起整机系统的观点,掌握计算机设计的基本方法,培育学生科学的工作作风和剖析、
解决实质问题的工作能力。
要修业生综合运用计算机构成原理、数字逻辑和汇编语言等有关课程的知识,理
解和熟习计算机系统的构成原理,掌握计算机主要功能零件的工作原理和设计方法,
掌握指令系统构造设计的一般方法,掌握并运用微程序设计(Microprogramming)思
想,在设计过程中能够发现、剖析和解决各样问题,自行设计自己的指令系统构造
(ISA)。
1.2设计内容
鉴于TDN-CM++计算机构成原理实验教课系统,设计和实现一个8位指令系统结
构(ISA),经过调试和运转,使设计的计算机系统能够达成指定的功能。
设计过程中要求考虑到以下各方面的问题:
1、指令系统风格(存放器-存放器,存放器-储存器,储存器-储存器);
2、数据种类(无符号数,有符号数,整型,浮点型);
3、储存器区分(指令,数据);
4、寻址方式(立刻数寻址,存放器寻址,直接寻址等);
5、指令格式(单字节,双字节,多字节);
6、指令功能类型(算术/逻辑运算,储存器接见,存放器操作,程序流控制,输
入/输出);
7、依照CPI值对指令系统进行性能剖析。
1
计算机构成原理课程设计
1.3实验设施简介
TDN-CM++计算机构成原理实验教课系统,由西安唐都科教仪器企业生产,具备
支持开放式实验教课方法的构造特色。
试验系统采纳负逻辑模式,即灯亮为“0”,灯灭为“1”。
1.4指令译码电路剖析
图指令译码电路
经过对指令译码电路(图)剖析,可得以下逻辑方程:
SE1=SWA*P(4)*T4I2*P
(2)*T4I4*P
(1)*T4
SE2=SWB*P(4)*T4I3*P
(2)*T4I6*P
(1)*T4
SE3=I6*P
(1)*T4
SE4=I7*P
(1)*T4
SE5=(FCFZ)*P(3)*T4
2
计算机构成原理课程设计
机器指令共八位,此中I7-I2表示机器指令前六位,低电平有效,均在T4脉冲到
来时译码;微指令进口地点为SE6-SE1,SE6位不能够经过译码强迫改变,SE5-SE1
为能够强迫改变进口地点的后五位,分别与μA4-μA0相连,SE5-SE1低电平有效时,
连结的触发器对对应的微地点位强迫置1。
选择P
(1)-P(4)的代码段为微指令代码中的
第九至第七位,详细各测试字段有效时对应微地点进口形成的规律表见表
1-1,表1-2,
表1-3,表1-4:
P
(1)有效:
表1-1
进口地点形成表
P
(1)
I7I6I5I4I3I2I1I0
SE6SE5SE4SE3SE2SE1
n1
n1
n1
n1
n1
n1
A
5
A
4
A3
A2
A1
A
0
0000××××
××1111
××0000
0001××××
××1110
××0001
0010××××
××1101
××0010
0011××××
××1100
××0011
0100××××
××1011
××0100
0101××××
××1010
××0101
0110××××
××1001
××0110
0111××××
××1000
××0111
1000××××
××0111
××1000
1001××××
××0110
××1001
1010××××
××0101
××1010
1011××××
××0100
××1011
1100××××
××0011
××1100
1101××××
××0010
××1101
1110××××
××0001
××1110
1111××××
××0000
××1111
注:
×表示没关项,此表为
P
(1)有效时译码规律,设
nn
n
n
n
n
为××0000,并且
A5A4
A3
A2
A1
A0
SWA,SWB=1,P
(1)有效时,能够改正微指令地点的后四位。
3
计算机构成原理课程设计
P
(2)有效:
表1-2
进口地点形成表
P
(2)
I7I6I5I4I3I2I1I0
SE6SE5SE4SE3SE2SE1
n1
n1
n1
n1
n1
n1
A
5
A
4
A3
A2
A1
A
0
××××00××
××××11
××××00
××××01××
××××10
××××01
××××10××
××××01
××××10
××××11××
××××00
××××11
注:
×表示没关项,此表为
P
(2)有效时译码规律,设
nn
n
n
n
n
为××××00,并且
A5A4
A3
A2
A1
A0
SWA,SWB=1,P
(2)有效时能够改正微指令地点的后两位。
P(3)有效:
表1-3
进口地点形成表
P(3)
FCFZ
SE6SE5SE4SE3SE2SE1
n1
n1
n1
n1
n1
n1
A
5
A
4
A3
A2
A1
A
0
00
×1××××
×0××××
01
×0××××
×1××××
10
×0××××
×1××××
11
×0××××
×1××××
注:
×表示没关项,此表为
P(3)有效时译码规律,设
nn
n
n
n
n
为×0××××,并且
A5A4
A3
A2
A1
A0
SWA,SWB=1,P(3)有效时,能够改正微指令地点的第二位。
P(4)有效:
表1-4
进口地点形成表
P(4)
SWBSWA
SE6SE5SE4SE3SE2SE1
n1
n1
n1
n1
n1
n1
A
5
A
4
A3
A2
A1
A
0
00
××××11
××××00
01
××××10
××××01
11
××××00
××××11
注:
×表示没关项,此表为
P(4)有效时译码规律,设
nn
n
n
n
n
为××××00,P(4)
A5A4
A3
A2
A1
A0
有效时。
能够改正微指令地点的后两位。
4
计算机构成原理课程设计
1.5存放器译码剖析
图存放器选通电路
实验设施中共有三个存放器能够使用,分别为R0、R1、R2,选通电路如图
所示,LDRi,RD-B、RS-B为选通端,有效时能够对相应的输入信号译码,对机器指
令的后四位进行译码来选择存放器,经过对存放器选通电路进行剖析,可得详细的寄
存器选通译码规律见表1-5。
表1-5
存放器选通译码表
输入信号
选通讯号
I3I2I1I0
LDRi
RS-BRD-BRI-B
××00
1
111
LDR0
××01
1
111
LDR1
××10
1
111
LDR2
××00
0
101
R0-B
××01
0
101
R1-B
××10
0
101
R2-B
00××
0
011
R0-B
01××
0
011
R1-B
10××
0
011
R2-B
××××
0
110
R2-B
注:
×表示没关项,选通讯号LDR0、LDR1、LDR2为高电平有效,R0-B、R1-B、R2-B为低电平
有效。
5
计算机构成原理课程设计
信号实时序剖析
1.6.1信号剖析
经过剖析微程序控制电路可知,输出信号M24-M16为微指令的高九位,不经过
译码电路。
而经过译码电路的信号中间,LDRi、LDR1、LDR2、LDIR、LDAR、LDPC
为高电平有效,LOAD、RD-B、RS-B、RI-B、299-B、ALU-B、PC-B、P
(1)、P
(2)、
P(3)、P(4)、AR为低电平有效。
微控制器单元电路中M17、M16连结A9、A8,当
A9=0时、A8=0时,选中Y0;当A9=0、A8=1时,选中Y1;当A9=1、A8=0,选中
Y2;当A9=1、A8=1时,选中Y3。
1.6.2时序信号剖析
图时序电路产生的波形
时序电路产生的波形见图1.3,依据对电路剖析TS1时进行控制的是微控制器单
元电路中的编程单元;TS2控制的是IR的锁存端;TS3控制LDAR、LDIR、W/R;TS4
控制299、LDDR1、LDDR2、LDR0、LDR1、LDR2、LDPC、SE6-SE1。
与时钟信号无直接联
系的信号299-B、ALU-B、Ri-B、LOAD、CE、LED-B、SW-B、S3、S2、S1、S0、M、CN。
6
计算机构成原理课程设计
微指令格式剖析
本次课程设计所使用的微指令格式见表1-6,对各字段剖析以下:
表1-6
微指令格式表
24
23
22
21
20
19
18
17
16
151413
121110
987
654321
S3
S2
S1
S0
M
Cn
WE
A9
A8
A
B
C
μA5—μA0
(1)字段24~19为控制运算器的控制端,经过改变S3~Cn来决定对数据进行何种算术或逻辑运算,微指令的高九位不经过译码,直接作用在控制零件上。
(2)字段18为控制对主存W/R的开关,字段对应见表1-7。
表1-7主存控制表
A9A8WE说明
010对主存进行读操作
011对主存进行写操作
(3)字段17、16控制2-4译码器的输出端,对Y0、Y1、Y2进行选择,选择对应见表1-8。
表1-8Yi选通讯号表
A9
A8
Yi
操作
说明
0
0
Y0
SW-B
INPUTUNIT
的开关
0
1
Y1
CE
MAINMEN的控制片选开关
1
0
Y2
LED-B
OUTPUTUNIT
的开关
1
1
×
NULL
空操作
(4)字段15~7为A、B、C三个开关控制端。
各字段对应的选通讯号见表
1-9、
表1-10、表1-11。
7
计算机构成原理课程设计
A字段:
表1-9
A字段选择表
15
14
13
开关
说明
0
0
1
LDDRi
控制存放器Ri的写入开关
0
1
0
LDDR1
暂存器DR1的控制开关
0
1
1
LDDR2
暂存器DR2的控制开关
1
0
0
LDIR
指令存放器IR的控制开关
1
0
1
LOAD
数据装载入PC计数器的控制开关
1
1
0
LDAR
地点存放器AR的控制开关
0
0
0
NULL
空操作
B字段:
表1-10
B字段选择表
12
11
10
开关
说明
0
0
1
RS-B
存放器R0、R1、R2的译码开关
0
1
0
RD-B
存放器R0、R1、R2的译码开关
0
1
1
RI-B
存放器R0、R1、R2的译码开关
1
0
1
ALU-B
ALU的输出开关
1
1
0
PC-B
PC的输出开关
1
0
0
299-B
299输出开关
0
0
1
NULL
空操作
C字段:
表1-11
C字段选择表
9
8
7
开关
说明
0
0
1
P
(1)
P
(1)有效
0
1
0
P
(2)
P
(2)有效
0
1
1
P(3)
P(3)有效
1
0
0
P(4)
P(4)有效
1
1
0
LDPC
PC+1
1
0
1
AR
控制CY
0
0
1
NULL
空操作
8
计算机构成原理课程设计
2整体设计
2.1储存器区分
储存器共256*8-bit=256-byte,地点为00H—FFH,此中地点00H—BFH为代码区,
共192*8-bit=192-byte,占储存空间的3/4,数据区从地点C0H—FFH,共64*8-bit=64-byte,占储存空间的1/4。
储存区区分见图。
00H
代码区
BFH
C0H
数据区
FFH
图2.1储存器区分图
2.2数据格式和指令设计
2.2.1数据格式描绘
本组设计的数据种类是八位二进制无符号整型数,表示范围0—255,详细格式见
图。
76543210
数值
图2.2数据格式描绘图
9
计算机构成原理课程设计
2.2.2指令描绘
本组设计了14条指令,指令系统风格为存放器存放器风格,指令不定字长,有单
字节和双字节两种格式,寻址方式共波及存放器寻址、直接寻址、立刻数寻址三种寻
址方式,指令类型共有算数/逻辑运算、储存器接见、存放器操作、程序流控制、输入
/输出五类功能指令,各包括指令数分别为:
4、2、1、5、2。
对指令的详细描绘指令
见表2-1。
指令
类型
算术
/逻
辑运
算
储存
器访
问
表2-1
指令描绘表
指令
指令格式
助记符
寻址
名称
说明
方式
7
6
5
4
3
2
1
0
存放器
ADD
OP
Ri
Rj
ADDRi,Rj
Rj←Ri+R2
寻址
7
6
5
4
3
2
1
0
OP
Ri
Rj
立刻数
ADDI
ADDIRi,Rj,
Imm
Rj←Ri+Imm
7
6
5
4
3
2
1
寻址
0
Addr
7
6
5
4
3
2
1
0
SLLRi,Rj
存放器
Rj←Ri<<1
SLL
OP
Ri
Rj
寻址
7
6
5
4
3
2
1
0
SUBRi,Rj
存放器
Rj←Ri-R2
SUB
OP
Ri
Rj
寻址
7
6
5
4
3
2
1
0
LBRj,Addr
直接寻
Rj←M[Addr]
LB
OP
Rj
址
7
6
5
4
3
2
1
0
SBRi,Addr
直接寻
M[Addr]←Ri
SB
OP
Ri
址
10
存放
器操MOV
作
BEQ
程序HALT
流控
制
JMP
NOP
SLT
输入IN
/输
出
OUT
注:
OP代表操作码,
计算机构成原理课程设计
表2-1指令描绘表(续)
7
6
5
4
3
2
1
0
存放器
OP
Ri
MOVRi,Rj
Rj←Ri
Rj
寻址
76543210
OP
Ri
Rj
IFRi=R2,
BEQRi,Rj,
PC←Addr;
765
43
2
10
Addr
ELSEPC+1
Addr
76543210
OP
HALT
HALT
7
6
5
4
3
1
0
OP
JMPAddr
立刻数
PC←Addr
寻址
7
6
5
4
3
2
1
0
Addr
7
6
5
4
3
2
1
0
Nooperation
OP
NOP
76543210
OP
Ri
Rj
IFRi SLTRi,Rj, PC←Addr; 765 43 2 10 Addr ELSEPC+1 Addr 7 6 5 4 3 2 1 0 Rj←INPUT OP INRj Rj 7 6 5 4 3 2 1 0 LED←Ri OP Ri OUTRi Ri代表源存放器,Rj代表目的存放器。 11 计算机构成原理课程设计 2.2.3指令设计 关于指令的设计共分两部分,即操作码设计和操作数设计。 (1)本组设计中,操作码为指令的高四位(I7—I4)。 经过前方关于译码电路的剖析,一组I7—I4的值经过译码电路能够获得一组SE4—SE1的值,实现指令的跳转。 本组设计的指令详细跳转关系见表2-2。 表2-2 指令跳转表 指令名称 跳转开端(八进制) I7I6I5I4 SE4SE3SE2SE1 跳转地点(八进制) ADD 20 0001 1110 21 ADDI 20 1100 0011 34 BEQ 20 0110 1001 26 HALT 20 1010 0101 32 IN 20 0000 1111 20 JMP 20 0101 1010 25 LB 20 0011 1100
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 八位 指令系统 设计