高速比较器的分析与设计.pdf
- 文档编号:14658746
- 上传时间:2023-06-25
- 格式:PDF
- 页数:35
- 大小:458.28KB
高速比较器的分析与设计.pdf
《高速比较器的分析与设计.pdf》由会员分享,可在线阅读,更多相关《高速比较器的分析与设计.pdf(35页珍藏版)》请在冰点文库上搜索。
兰州交通大学毕业设计(论文)I摘摘要要比较器是模数(A/D)转换器的重要组成部分,也是电子系统中应用较为广泛的电路之一。
比较器的性能,尤其是速度、功耗、噪声、失调,对整个模数转换器的速度、精度和功耗都有着至关重要的影响。
比较器的设计以开环高增益放大器的设计为基础。
这类比较器属于非线性的模拟电路,其输入和输出之间不存在线性关系。
比较器的系统级应用包括便携式和电池驱动的系统、扫描仪、机顶盒和高速差分线接收器。
基于预放大再生锁存理论,本文设计的比较器采用了预放大级结构和动态latch锁存器结构,在传统高速比较器电路结构的基础上应用开关运算放大器技术,提高了分辨率,降低了传输延时。
该比较器包括全差分结构的前置放大电路,反相器首尾连接成的双稳态结构为核心的动态再生锁存电路和由两个交叉NMOS晶体管和简单的PMOS共源放大输入组成的输出锁存电路。
当时钟信号为低电平时,输入信号和参考信号之差被前置放大电路放大,前置放大电路在获得大的带宽的同时达到较高的增益,有效的提高了比较器的速度,降低了比较器的输入失调电压,比较器输出相对应的逻辑电平,当时钟信号为高电平时,比较器输出被锁存到高电平。
关键词关键词:
高速比较器;CMOS;失调电压兰州交通大学毕业设计(论文)IIAbstractComparatorisoneofthemostimportantunitsinADCsandwidelyusedinelectronicsystems.Theperformancesofcomparators,suchasspeed,powerconsumption,noise,andoffset,stronglyinfluencethespeed,precisionandpowerconsumptionofADCs.Voltagedetectors,voltageleveltransformer,voltage-frequencytransformer,sampling/trackandholdcircuit,zerodetectors,peakanddelaylinedetectorsallutilizecomparators.Basedonpreamplifier-latchtheory,thisdesignofthecomparatoruseingpre-amplifierstagewiththestructureanddynamiclatchstructure,onthebasisofthetraditionalstructureofhigh-speedcomparatorcircuitswitch,applicationswitchingoperationalamplifiertechnology,improvetheresolutionandreducethetransmissiondelay.thecomparatorincludesapreamplifiercircuitoffullydifferentialstructure,aregenerativelatchwhosekeycomponentsareinvertersconnectedendtoend,andasimpleoutputstagewhichismadeupoftwocross-coupledNMOStransistorandthePMOScommonsourceamplifier.Whenclockislow,thedifferencebetweeninputsignalandreferencesignalamplifiedbypreamplifiercircuit,Preamplifiercircuitgetabigbandwidthtoachievehighgaininthesametime,improvethespeedofthecomparatoreffectively,Reducestheinputoffsetvoltageofthecomparator,comparatoroutputcorrespondingtologiclevel.Whentheclocksignalishigh,thecomparatoroutputislatchedtohigh.Keywords:
high-speedcomparator;CMOS;Offsetvoltag兰州交通大学毕业设计(论文)III目目录录摘要.IAbstract.II1.绪论.11.1课题背景、目的及意义.11.2国内外发展现状分析.11.3本文的工作内容和结构安排.22.比较器电路结构与工作原理.42.1比较器电路的分类与基本应用.42.1.1比较器的分类.42.1.2比较器的基本应用.92.2比较器的结构与工作原理.112.2.1差分放大器的工作原理.122.2.2锁存电路.132.2.3输出放大级.152.3比较器电路的系统参数.16本章小结.203.MOS工艺高速比较器电路的设计.213.1比较器结构的选择.213.2比较器失调的消除.223.3MOS比较器的设计.243.3.1前置放大器的设计.243.3.2判断电路的设计.253.3.3总体设计.253.4电路的仿真.27本章小结.29结论.30致谢.31参考文献.32兰州交通大学毕业设计(论文)11.绪绪论论1.1.11课题背景课题背景、目的及意义目的及意义随着集成电路技术的不断发展和特征尺寸的持续缩小,数字集成电路已经基本能够同时达到高速和低功耗,利用数字系统处理模拟信号的情况变得更加普遍。
数字电子计算机所处理和传送的都是不连续的数字信号,而实际中遇到的大都是连续变化的模拟量。
模拟量经传感器转换成为电信号的模拟量后,需经过模/数(A/D)转换变成数字信号才可以输入到数字系统中进行处理和控制。
因此,A/D转换器作为把模拟电量转换成数字量输出的接口电路,是现实世界中模拟信号通向数字信号的桥梁,是电子技术发展的关键和瓶颈所在。
当前A/D转换器的主流正朝着高速、高分辨率以及低功耗的方向发展。
特别是针对宽带测试的测量仪器和仪表、自动测试设备、雷达、磁盘通道读取、光接收机、航空电子设备、宽带通信系统和点到点无线通信系统及本地多点分配业务,中高分辨率的超高速A/D转换器的研发已经越来越紧迫了。
比较器是所有A/D转换器的关键模块,其速度、功耗和噪声等关键性能对整个模数转换器的速度、精度和功耗都有着至关重要的影响。
在高速A/D转换器中,高速比较器的设计是整个设计的难点。
现有的CMOS高速比较器的结构主要有:
开环比较器、开关电容比较器、再生锁存比较器和预放大再生锁存比较器。
一般的高速比较器都是采用锁存比较器结构以满足速度的要求。
然而,通常的CMOS锁存比较器存在很大的失调电压,严重的影响了比较器的精度,限制了CMOS锁存比较器在高速高精度A/D转换器中的应用。
因此,当前的高速比较器通常都采用预放大再生锁存比较器。
本论文就是设计一种高速比较器电路。
1.21.2国内外发展现状分析国内外发展现状分析比较器是所有模数转换器的关键模块。
其性能,尤其是速度、功耗,对整个模数转换器的速度和功耗都有着至关重要的影响。
但是传统的比较器很难同时满足模数转换器对速度和功耗的要求,因此需要对传统的电路结构进行更新和改进,以满足应用要求。
传统的预放大锁存比较器有较小的延迟时间和低失调、低回踢噪声,但是这些高指标是以高损耗和大的芯片面积为代价的;动态比较器虽然具有速度快、功耗低的优点,但是失调电压和回踢噪声都很大,限制了其在高精度模数转换器中的应用;静态比较器具有较小的回踢噪声,然而其功耗大,比较速度慢,不适于高速模数转换器。
关于比较器的研究,综合国际和国内模数转换器发展的情况来看,其趋势是高速和兰州交通大学毕业设计(论文)2低功耗,。
比较器结构一般为全差分、可再生式、多级放大的级联形式。
比较器前面放置一个缓冲放大器,用来降低回踢噪声。
用采样电容可抵消失调误差,但采样电容应尽量小,以提高电路带宽,而且采样电容的下极板应连到管子栅极,上极板连到驱动源。
在高速应用时,用瞬时短路法使比较器得到迅速恢复。
2006年9月,ADI(AnalogDeviceIncorporation)推出ADCMP60x系列满电源摆幅的比较器,适合于高速,低功耗,R-R摆幅和高精密度应用。
该系列比较器可提供多种可编程延迟,从1ns到35ns(随机抖动小到2.5psRMS有效值)。
ADCMP60x比较器可提供在2.5V-5.5V电源范围内完全达到规定的R-R性能。
这在低电压应用中非常有利,特别是在前一代快速R-R比较器在低于2.7V的工作电压时会出现死区的情况下。
2006年12月,奥地利微电子公司(Austriamicrosystems)推出比较器产品系列AS1970-75。
该系列有单路、双路、4路输入可供选择,加上单个比较器输入的功耗低至8.5的特性,使这些IC成为了许多电池供电应用的理想解决方案。
AS1970-75系列采用+2.5V至+5.5V的单电源供电,非常适用于3V和5V的应用。
该系列也支持士1.25V至士2.75V双电源供电。
这些IC能通过两节AA电池驱动,并提供R-R特性,且输入偏置电流仅为1pA。
此外,0.5mV的低输入偏置电压和3mV的迟滞加上低功耗特性,使AS1970-75系列成为便携式设备内电池监测和电池管理应用的理想选择。
2007年5月,高性能模拟信号路径产品供应商美国国家半导体公司(NationalSemiconductorCorporation)宣布推出一款业界最低功率(典型值为21mA)而传播延迟时间不超过1微秒(700ps)的双通道比较器。
LMH7322芯片的传播延迟时间只有700ps,而且过驱动若超过100mV,也只会出现5ps的散射。
此外,这款芯片还设有独立的输入及输出供电引脚,因此可以支持需要进行电平转换的应用。
由于这款比较器的典型功耗低至只有21mA,因此最适用于必须节约用电的系统。
若以5V供电操作,LMH7220芯片的传播延迟时间只有2.9ns(典型值),而上升及下降时间同样是0.6ns,所需的供电电流则不超过6.8mA。
两款芯片都保证可在摄氏-40度至125度的温度范围内充分发挥其性能。
1.31.3本文的工作内容和结构安排本文的工作内容和结构安排模拟电路的设计和具体的工艺密不可分。
在一般工艺条件下,模拟电路的设计需要准确把握所采用的工艺的偏差程度,在合理的范围内选择结构,确定参数,实现设计目的。
本文的主要内容安排如下:
1)课题来源以及国内外发展现状分析。
兰州交通大学毕业设计(论文)32)以理论分析为主,分析了比较器的工作原理、影响性能的主要因素以及常见的解决办法。
3)提出高速比较器的设计方案,同时给出仿真结果。
兰州交通大学毕业设计(论文)422.比较器电路结构比较器电路结构与工作原理与工作原理2.2.11比较器电路的分类与基本应用比较器电路的分类与基本应用2.2.11.1.1比较器的分类比较器的分类比较器根据不同的划分标准可以具有不同的分类。
根据放大器的不同应用形式,可以分为开环和闭环两种。
一个高增益的运算放大器应用于开环状态就是一个高速的比较器;而迟滞比较器和锁存电路则是放大器在两种正反馈形势下的闭环应用。
按照工作原理划分,可以分为开环比较器和可再生比较器。
开环比较器是基于非补偿运算放大器,而可再生比较器应用类似于传感放大器或触发器的正反馈来完成对两个信号幅度的比较。
综合开环和可再生两类比较器的特点,产生一种优化的综合型比较器。
按照电路结构划分又可以分为单端输出结构比较器和双端输出结构比较器两种。
设计时,考虑更多的是比较器电路的工作原理,而其结构则是在原理基础上对设计进行分析。
从功耗的角度,比较器可以分为静态比较器和动态比较器两种。
二者的主要区别在于静态比较器会消耗一定的静态功耗,而动态比较器的静态功耗为零,只有动态功耗。
1)开环比较器开环比较器基于非补偿运算放大器,可再生比较器应用类似于传感放大器或触发器的正反馈来完成对两个信号幅度的比较。
开环比较器是以放大器的开环应用当作比较器。
这种比较器的特点是不需要频率补偿,从而可以获得尽可能大的带宽,理论上也就可以获得相对比较快的输出响应时间。
这类比较器又可以根据开环应用的放大器的结构分类为:
单级高增益放大器开环应用作比较器,低增益多级级联放大器用作比较器。
以单级放大器开环应用形成的比较器,是依靠放大器高增益把输入较小的差分信号放大后被电源电压切顶,从而输出高或者低电平。
设计这种放大器结构的比较器,因为不存在接成反馈闭环形式的应用情况,也就不必进行频率补偿。
这种比较器一般不能用在高性能系统中,所谓的高性能系统一般就是指失调电压、建立时间和转换速率(摆率)等方面的要求比较高。
由于这类放大器的直流增益一般都比较高,相应的带宽就会比较小,因此这类比较器的建立时间比较长。
时间常数:
1011PAW,此式子一般适合单极点系统和小信号输入的情况。
其中1P(1W)是指本级放大器的主极点频率A0是本级放大器的直流增益。
如前所说,这个主极点频率一般都较低。
因此,时间常数值会比较大。
因此,用放大器作比较器,其兰州交通大学毕业设计(论文)5比较速度通常比较慢。
另外一种是多级级联比较器。
出于对比较器建立时间的考虑,若要提高比较速度就得将放大器的主极点频率提高,同时保证其原有的单位增益带宽不变。
这种方法会牺牲一定的直流增益。
为了弥补放大器直流增益的减小,要将多个较低增益的放大器互相级联形成多级级联比较器。
假设有n级级联,级联后放大器的增益变为一级增益的n次幂指数。
建立时间常数公式为:
0111nAnPW式(2.1)其中A0是级联比较器的直流增益。
由此式可以看出,比较器的比较速度随n的增加而线性提高。
这就是为什么低增益多级级联比较器的速度要比单级高增益比较器的速度快的原因1。
2)迟滞比较器图2.1滞比较器的传输特性曲线。
当输入从负值开始并向正值变化时,输出并不变,直至输入达到正向转折点时,比较器输出才开始改变。
一旦输出变高,实际转折点被改变。
当输入值向负向值方向减小时,输出不变,直到达到负向转折点时,比较器输出才开始转换。
图2.1比较器的传输特性曲线在噪声环境中,迟滞比较器的优点清晰的表现在图2.2以看到,对于没有迟滞的比较器,当输入含有噪声的时候输出也一样含有噪声。
适当的调整迟滞比较器的传输特性,可以防止比较器的误翻转,又能得到相对较好的速度。
在迟滞比较器中,迟滞电压必须要大于或者等于最大噪声幅度。
VinVout正向转折点负向转折点兰州交通大学毕业设计(论文)6a比较器的响应b迟滞比较器的响应图2.2同比较器含有噪声的输入响应在比较其中应用迟滞的方法很多,所有的这些方法都使用正反馈,一般可以被分为外部正反馈和内部正反馈两种。
外部迟滞使用外部正反馈来实现迟滞,它的实现是在比较器建成以后。
使用内部迟滞的比较器本身具有迟滞功能,不需要外部反馈。
外部正反馈一般是采用在比较器的输入端以及在输出端和输入端之间加上电阻来实现的。
这种方法不适合在高速比较器中应用,因为在自调零过程中需要用到输出端和输入端的反馈通路。
一般采用内部正反馈的方法来实现迟滞。
3)高速比较器高速比较器应该尽可能的降低其传输时延。
为了达到这个目的,必须明确高速比较兰州交通大学毕业设计(论文)7器的要求。
将比较器分为数个级联电路最有助于理解,如图2.3,其中每级的增益都为A0,有一个1/t的单极点。
如果输入的变化稍稍大于Vin(最小),那么每级电路的功能是在可能小的延迟下放大输入信号。
从图中可以看出,前几级信号的摆幅比较小,当信号的摆幅开始接近要求的范围时,放大器将受到他们摆率的限制。
所以,对前几级电路而言,重要的电路参数是带宽,宽带宽可以使放大信号的时延较小,并将放大的信号传至下一级。
但是,对于后面几级电路,重要的是具有高摆率,这样才能使中间级电容和负载电容上的电压上升或下降得足够快。
所以,在整个放大器的链路中,前几级电路的设计和后几级电路是不同的。
图2.3开环比较器的结构框图高速比较器的设计原则是采用前置放大器使输入的变化足够大并将其加到锁存器上。
这组合了电路的最佳特点:
一种是具有负指数响应的前置放大电路,另一种是具有正指数响应的锁存器电路。
前置放大器对输入信号的响应如下:
(min)(0)OHOLinvVVVA式(2.2)(0)12pcttOHOLvinVVAeV(min)(,1)ininVKVK式(2.3)综合式(2.2)和式(2.3)可知此放大器的延迟时间2ln21pcKtK式(2.4)其中(0)vA是前置放大器低频小信号增益,(min)inV是前置放大器的跳变电压,cRC是该差分放大器的时间常数(R是等效输出电阻,C是等效输出电容),OHOLVV是比较器输出端的最终差值。
01As01As01As01As01As01As线性小信号线性小信号线性大信号大信号小电容大信号中等电容大信号大电容兰州交通大学毕业设计(论文)8正反馈锁存器对输入信号的响应如下()lltouttiVeV式(2.5)ln2OHOLlliVVtV式(2.6)其中lmCg是正反馈锁存器时间常数(mg功是正反馈环的等效跨导,C是等效输出电容)iV是正反馈锁存器开始工作输出端的初始电压差值。
图2.4连接的放大电路的输入端加Vin时的各级输出端图2.4级输出信号随时间变化比较。
初级输出电压Vout1与时间几乎呈直线关系,第2级呈2次方特性,第3级呈3次方特性。
正反馈锁存器输出端的快速变化和开关管的时钟馈通等影响,会通过输入管的栅漏寄生电容传递到输入端。
由于输出端和输入端之间没有隔离器件或电路,使得输出端和开关管的快速动作对输入信号造成相当大的干扰(几十几百毫伏的尖峰抖动)。
这种干扰就是回踢噪声的来源。
正反馈锁存器电路的输入信号,是电阻串分压后的基准电平,和采样保持电路在时钟相位处于保持时段下提供的保持电平。
回踢噪声使基准电平和保持电平在比较时刻有相当大的毛刺,这将会导致比较结果的错误以及采样保持电路保持过程中信号的不稳定。
正反馈锁存器前边加一级预放大器,预放大器内部和输出端加载隔离电路,使得其输出信号多次衰减后到达信号的输入端。
加载的隔离电路越多,回踢噪声衰减的就越大。
Vout3VinVout1Vout2时间电压Vout3Vout2Vout1兰州交通大学毕业设计(论文)9最终,Preamplifier-Latch输入信号将基本上不受回踢噪声的影响。
正反馈锁存器形成的正反馈环路的MOS管尺寸应设计的较小。
否则,其输出端等效负载电容和回踢噪声将大大增加。
并且,对失调电压有贡献的管子一般是工作在线性区的,过驱动电压变化非常大。
加上正反馈锁存器的反馈动作,时钟控制电流源/沉开关动作因素产生的回踢噪声的影响,导致正反馈锁存器失调电压很大(一般在30mV以上)。
Preamplifier-Latch的失调电压与正反馈锁存器相比较,有实质性的降低。
正反馈锁存器的失调电压通过加预放大级,对输入管的贡献大幅度下降。
并且,预放大器中的隔离电路,降低了回踢噪声对失调电压的贡献。
因此比较器的失调电压主要是预放大器的失调2。
2.2.11.2.2比较器的基本应用比较器的基本应用曾经参加过学校创新实验项目,是关于音乐彩灯的电路设计。
核心电路是比较器的应用。
工作原理为通过三极管放大器将音频信号放大,将这一信号统一加到比较起的同相输入端。
串联9个相应的电阻对5V电源进行分压,将分得不同的电压加到比较器的反相输入端与放大的音频信号作比较。
因为比较器的反相输入端加的的分压是不同的,并且是依次递增或递减变化的,所以会有一个比较器的上端的比较器输出全为低,而它下面的全为高。
这样就会点亮其的负载LED,LED按竖一排连接,这样就会形成一个灯柱,随着音频信号的振幅变化,LED灯柱的闪亮就会有起落。
除模数转换器以外,比较器还常应用于以下几种系统中:
过零检测系统(zero-crossingdetectors),峰值检测系统(peakdetectors),全波整形系统(full-waverectifiers)等等。
不同的应用场合对比较器的各种特性要求有不同的侧重点。
本文主要涉及比较器在模数转换器中的应用。
常见的模数转换器有以下几种:
flashADC(快闪式模数转换器或并行模数转换器),pipelinedADC(流水线式模数转换器),SARADC(逐次逼近模数转换器),Sigma-DeltaADC。
Flash模数转换器主要由采样保持电路和比较器组成。
每一次模数转换仅仅需要一个时钟周期,转换速度很高。
但是需要的比较器数目很大,N比特的flash模数转换器需要2N-1个比较器。
因此电路结构比较复杂,功耗也相对较大。
并且随着转换精度的提高,电路的复杂程度和功耗会明显增加。
这样必然会引进众多非理想因素,这会给设计带来很多困难。
Flash模数转换器仅仅依靠比较器完成模数转换,因此对比较器精度要求非常高,包括比较器的分辨率,工艺引进的比较器失调等因素。
线模数转换器由多级组成,是各级单独完成粗量化,整体共同实现细量化的模数转换器。
每级是由一个采样保持电路,一个粗量化的flash模数转换器,一个数模转换器,兰州交通大学毕业设计(论文)10一个加减电路和一个级间放大电路构成。
每级的转换精度是B+1比特,需要比较器的数量是122B个,所以总共需要的比较器的数目远远小于flash结构的模数转换器,而同样能达到高的精度和速度。
由于流水线结构模数转换器在结构上加入了级间放大和数字纠错,每级内部的flash子模数转换器只需达到B+1比特的精度即可,大大降低了对比较器精度的要求。
可见,流水线模数转换器可以同时实现较高的转换精度和高速率。
通常其转换精度在10比特左右,转换速率为几十兆,甚至可以达到上百兆。
目前流水线模数转换器在该领域中占有极其重要的地位。
虽然流水线模数转换器可以解决较高速度和较高分辨率的问题,但功耗问题仍然没有解决。
逐次逼近型与闪速型可以看作是模数转换器结构中的两个极端。
闪速型模数转换器使用多个比较器,用一个周期完成模数转换。
而SAR模数转换器是用一个比较器在多个周期内完成模数转换,可以用一个比较器实现高分辨模数转换。
但是要达到N位分辨率至少需要N个比较周期。
因为SAR模数转换器采用了相当简单的电路结构:
一个逐次逼近寄存器,比较器和数模转换器,所以一直到所有权重都比较完,才能完成一次转换,在N个比较周期内,只能处理一个模数转换过程。
因此,SAR模数转换器通常用在高分辨率低速采样场合。
SAR模数转换器还适用于非周期模拟信号输入场合,因为转换过程可以随时开始,这个特点使逐次逼近结构非常适合对多个与时间无关的信号进行模数转换。
因为一片逐次逼近型A/D转换器和一片输入多路转换器通常要比N个-A/D转换器便宜。
当抖动噪声出现时,逐次逼近式和流水线型A/D转换器可以采用平均方法提高A/D转换器的有效分辨率。
采样速率每提高一倍,有效分辨率改善3dB或1/2位。
Sigma-Delta模数转换器是这几
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 高速 比较 分析 设计