基于FPGA实现的多路PWM设计.pdf
- 文档编号:14654565
- 上传时间:2023-06-25
- 格式:PDF
- 页数:3
- 大小:1.32MB
基于FPGA实现的多路PWM设计.pdf
《基于FPGA实现的多路PWM设计.pdf》由会员分享,可在线阅读,更多相关《基于FPGA实现的多路PWM设计.pdf(3页珍藏版)》请在冰点文库上搜索。
第8卷第10期中国水运Vol.8No.102008年10月ChinaWaterTransportOctober2008收稿日期:
2008-08-04作者简介:
王珏,男,中国船舶重工集团公司第七二二研究所工程师,研究方向为低频通信。
基于FPGA实现的多路PWM设计王珏,曾云(中国船舶重工集团公司第七二二研究所,湖北武汉430079)摘要:
文章通过对PWM的原理分析,提出了一种基于FPGA技术的PWM的快速实现方法,并结合DSP实现了多路PWM输出。
此实现方法具有硬件设计简单、运行速度快、成本低等优点。
同时由于FPGA可重复编程的特点,可以对它进行在线修改、调试和运行。
关键词:
PWM;FPGA;VerilogHDL中图分类号:
TP311文献标识码:
A文章编号:
1006-7973(2008)10-0113-03一、引言PWM是脉冲宽度调制(PulseWidthModulation)的简称,它在自动控制和计算机技术领域中都有广泛的应用。
在电机控制、交流检测等实际应用系统中,PWM是整个系统的技术核心。
因此,设计支持PWM输出的芯片(或独立的电路功能模块)实用价值很大。
二、PWM调制原理PWM波通常由一列占空比不同的矩形脉冲构成,其占空比与信号的瞬时采样值成比例。
图1所示为脉冲宽度调制系统的原理框图和波形图。
该系统有一个比较器和一个周期为Ts的锯齿波发生器组成。
语音信号如果大于锯齿波信号,比较器输出正常数A,否则输出0。
因此,从图1中可以看出,比较器输出一列下降沿调制的脉冲宽度调制波。
图1脉冲宽度调制原理通过图1(b)的分析可以看出,生成的矩形脉冲的宽度取决于脉冲下降沿时刻tk时的语音信号幅度值。
因而,采样值之间的时间间隔是非均匀的。
在系统的输入端插入一个采样保持电路可以得到均匀的采样信号,但是对于实际中tk-kTs128)tempint=tempint+32;elsetempint=tempint+40;cchar=(char)tempint;inttchar=cchar;for(intj=5;j=0;j-)tchar=tchar31;aisBitSeti*6+5-j=Math.abs(tchar);tchar=cchar;该算法传入的参数是被封装后的AIS信息,将该封装的信息解析后得到的是二进制数组,再根据不同电文的信息结构,提取出二进制数组中数据,转换成ASCII码,即可还原被封装的信息。
五、计算机实验和结论例如收到AIS信息:
!
AIVDM,1,1,B,169DmBP01C8aIkTBRMMrhT,0*7C首先要进行数据验证,即匹配其CRC码。
其封装后的字符串为:
AIVDM,1,1,B,169DmBP01C8aIkTBRMMrhT,0按照4.1节给出的算法1流程,算出其CRC码为“7C”,与信息本身的CRC校验码一致,说明该条信息在发射、传输和接收过程中没有发生数据丢失等错误,可以解析出其封装的信息。
将封装后的字符串作为参数,传入算法2。
经解析,该AIS信息是1号电文,根据1号电文的信息结构,解析出发送该信息的船舶的MMSI编码是412431690;该船舶的航行状态是用主机航行;实际航速:
8.3节;位于(3151.26,12053.57)ooNE;实际航向356o等信息。
由上述计算机实验,可以看出,本文所建立的计算机解析AIS信息算法能够验证接收到的AIS信息的正确性,并且能解析出AIS电文的封装信息。
参考文献1邵松青.基于AIS的自动协商避碰通信原语的设计与实现.上海海事大学硕士学位论文.2QinyouHuetal.“BringLiveAISInformationontheWebSeaChartsbyUsingAjax”,ProceedingsofITST2008,SophiaAntipolis,France,June6-8,2007,p455-459.3袁安存,张淑芳.通用船载自动识别系统国际标准汇编.大连海事大学出版社.(上接114页)图6理想SPWM波形与实测波形的比较图6中理想的SWPM波形通过MATLAB仿真得到的半周期正弦波的SPWM波形,下面一张是最后FPGA输出的实测波形,也只截取了半个正弦周期。
从图中对比可以看出实测输出的SWPM波形正确不误,很好完成了系统设计的功能。
五、结束语从以上分析可以看出,此实现方法具有硬件设计简单、运行速度快、成本低等优点。
同时由于FPGA可重复编程的特点,可以对它进行在线修改、调试和运行,配合DSP可以实现多路的PWM实现,具有很强的实用价值。
此系统已成功研制,实现了48路PWM信号输出,信号良好,可通过DSP分别控制48路PWM信号进行延时输出,在后级通过功率单元发射信号,可以完成多路信号扫描发射,在水声和超声等需要多路PWM信号的领域有着很广泛的应用前景。
参考文献1樊昌信,张甫诩,徐炳祥.通信原理.第5版,北京:
国防工业出版社.2002,96100.2宋万杰等.CPLD技术及其应用.西安:
电子科技大学出版社.1999,193198.3段吉海,黄智伟.基于CPLD/FPGA的数字系统建模与设计.北京:
电子工业出版社.2004.
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 基于 FPGA 实现 PWM 设计