基于vhdlpwm信号发生器的设计说明书.docx
- 文档编号:14274180
- 上传时间:2023-06-22
- 格式:DOCX
- 页数:44
- 大小:49.17KB
基于vhdlpwm信号发生器的设计说明书.docx
《基于vhdlpwm信号发生器的设计说明书.docx》由会员分享,可在线阅读,更多相关《基于vhdlpwm信号发生器的设计说明书.docx(44页珍藏版)》请在冰点文库上搜索。
基于vhdlpwm信号发生器的设计说明书
YibinUniversity
EDA技术及应用
课程设计报告
题目基于VHDL的PWM信号发生器
系别物理与电子工程学院
专业电子信息科学与技术
学生姓名
学号
班级
2013年12月21日
摘要
本次课程设计是基于VHDL的PWM信号发生器,PWM信号发生器应用所学的数字电路和模拟电路的知识进行设计。
在设计过程中,所有电路仿真均基于QuartusII9.1仿真软件。
本课程设计介绍了PWM信号发生器的设计方案及其基本原理,并着重介绍了PWM信号发生器各单元电路的设计思路,原理及仿真,整体电路的的工作原理,控制器件的工作情况。
设计共有三大组成部分:
一是原理电路的设计,本部分详细讲解了电路的理论实现,是关键部分;二是性能测试,这部分用于测试设计是否符合任务要求。
三是是对本次课程设计的总结。
关键词:
PWM信号发生器仿真设计
第1章绪论
1.1EDA和QuartusⅡ的简介及起源………………1
1.2EDA的优势及发展趋势…………………………1
第2章系统设计思路………………………………………3
第3章可自加载加法计数器的设计………………………4
第4章信号发生器设计过程………………………………6
第5章软件仿真
5.1QuartusⅡ软件简介……………………………8
5.2用QuartusⅡ的仿真步骤和图像………………9
5.3逻辑综合结果……………………………………12
第6章设计总结……………………………………………13
第7章参考文献……………………………………………15
附录设计程序…………………………………………16
第1章绪论
1.1EDA和QuartusⅡ的简介及起源
EDA是英文“electronicdesignautomation”(电子自动化设计)的缩写,EDA技术是20世纪90年代迅速发展起来的,是现代电子设计的最新技术潮流,是综合现代电子技术和计算机技术的最新研究成果,是电子线路设计与分析的一门技术。
EDA包括电子线路的设计、计算机模拟仿真和电路分析及印制电路板的自动化设计三个方面的内容。
随着可编程逻辑器件迅速发展,出现了功能强大的全新的EDA工具。
具有较强描述能力的硬件描述语言(VHDL、Verilog、HDL)及高性能综合工具的使用,使过去单功能电子产品开发转向系统级电子产品开发。
QuartusⅡ是Altera提供的FPGA/CPLD开发集成环境,Altera是世界上最大的可编程逻辑器件供应商之一。
QuartusⅡ是在21世纪初推出,是Altera前一代FPGA/CPLD集成开发环境MAX+plusⅡ的更新换代产品,其界面友好,使用环境便捷。
它提供了一种与结构无关的设计环境,使设计者能方便地进行设计输入、快速处理和器件编程。
QuartusⅡ设计工具完全支持VHDL、Verilog的设计流程,其内部嵌有VHDL、Verlog逻辑综合器。
QuartusⅡ包括模块化的编译器。
编译器包括的功能模块有分析/综合器(Analysis&Synthesis)、适配器(Fitter)、装配器(Assembler)、时序分析器(TimingAnalyzer)、设计辅助模块(DesignAssistant)、EDA网表文件生成器(EDANetlistWriter)、编辑数据接口(CompilerDatabaseInterface)等。
可以通过选择StartCompilation来运行所有的编译器模块,也可以通过选择Start来单独运行各个模块。
还可以通过选择CompilerTool,在CompilerTool窗口中运行该模块来启动编译器模块。
在CompileTool窗口中,可以打开该模块的设置文件或报告文件,或打开其它相关窗口。
1.2EDA的优势及其发展趋势
EDA技术的优势体现在:
●用HDL对数字系统进行抽象的行为与功能描述到具体的内部线路结构,从而可以在电子设计的各个阶段、各个层次进行计算机模拟验证,保证设计过程的正确性,可以大大降低设计成本,缩短设计周期。
●EDA工具之所以能够完成各种自动设计过程,关键是有种类库的支持,如逻辑仿真时的模拟库、逻辑综合时的综合库、版图综合时的版图库、测试综合时的测试库等。
●某些HDL本身也是文档型的语言(如VHDL),极大地简化了设计文档的管理。
●EDA中最为瞩目的功能,最具现代化电子设计技术特征的功能,是日益强大的逻辑设计仿真测试技术。
极大地提高了大规模系统电子设计的自动化程度。
EDA的发展趋势,表现在以下几个方面:
●超大规模集成电路的集成度和工艺水平不断提高,深亚微米(Deep-Submicron)工艺,如0.13um、90nm已经走向成熟,在一个芯片上完成的系统级的集成已经成为可能。
●由于工艺不断减小,在半导体材料上的许多寄生效应已经不能简单地补码忽略,这就对EDA工具提出了更高的要求。
同时,也使得IC生产线的投资更为巨大。
●高性能的EDA工具得到长足的发展,其自动化和智能化程度不断提高,为嵌入式系统设计提供了功能强大的开发环境。
●市场对电子产品提出了更高的要求,从而也对系统的集成度不断提出更高的要求。
同时,设计的效率也成了一个产品能否成功的因素,促使EDA工具应用更为广泛。
第2章系统设计思路
PWM即脉冲宽度调制,就是利用微处理器的数字输出来对模拟电路进行控制的一种非常有效的技术。
PWM从处理器到被控制系统信号都是数字式的,无需进行数/模转换。
让信号保持为数字形式可将噪声影响降到最小,因此广泛应用在测量、通信和功率控制与变换的许多领域中。
下图是一种PWM信号发生器的逻辑图,此信号发生器是由两个完全相同的可自加载加法计数器LCNT8组成的,它的输出信号的高、低电平脉宽可分别由两组8位预置数进行控制。
图一脉宽数控调制信号发生器逻辑图
如果将初始值可预置的加法计数器的溢出信号作为本计数器的初始预置值加载信号LD,则可构成计数器初始值自加载方式的加法计数器,从而构成数控分频器。
图中D触发器的一个重要功能就是均匀输出信号的占空比,提高驱动能力,这对驱动,诸如扬声器或电动机十分重要。
第3章可自加载加法计数器的设计
取计数器的端口为:
脉冲输入端CLK、加载使能输入端LD(高电平有效)、预置输入端D、计数进位输出端DOVE。
当脉冲CLK上升沿到来之时,若加载使能端LD有效,则通过预置端D可对计数器进行预置数。
之后,计数器就以此预置数为始,一直加1计数。
至计数到255时,输出端DOVE输出1。
框图如图二。
其VHDL程序如下:
LIBRARYIEEE;
USEIEEE.STD_LOGIC_1164.ALL;
ENTITYLCNT8IS
PORT(CLK,LD:
INSTD_LOGIC;
D:
ININTEGERRANGE0TO255;
DOVE:
OUTSTD_LOGIC);
ENDLCNT8;
ARCHITECTUREARTOFLCNT8IS
SIGNALCOUNT:
INTEGERRANGE0TO255;
BEGIN
PROCESS(CLK)IS
BEGIN
IFCLK'EVENTANDCLK='1'THEN
IFLD='1'THENCOUNT<=D;
ELSECOUNT<=COUNT+1;
ENDIF;
ENDIF;
ENDPROCESS;
PROCESS(COUNT)IS
BEGIN
IFCOUNT=255THENDOVE<=’1’;
ELSEDOVE<=’0’;
ENDIF;
ENDPROCESS;
ENDARCHITECTUREART;
图二可自加载加法计数器框图
第4章信号发生器设计过程
此信号发生器是由两个完全相同的可自加载加法计数器LCNT8组成的,它的输出信号的高低电平脉宽可分别由两组8位预置数进行控制。
如果将初始值可预置的加法计数器的进位信号作为本计数器的初始预置加载信号LD,则可构成计数初始值自加载方式的加法计数器,从而构成数控分频器,如图三所示。
这就是本设计的核心部分。
图三正负脉宽数控调制信号发生器的核心部分
取顶层文件中信号PINT,当计数器1输出DOVE1=1时,PINT=0;当计数器2输出DOVE2上升沿脉冲到来时,PINT=1。
将PINT赋予信号发生器的输出端POUT,就可以得到高低电平宽度可调的方波信号。
先将预置数设置好,则DOVE1输出1后,由LD1=NOTPINT=1,计数器1立刻进行预置,重新计数;计数器2亦然。
于是产生持续的可调脉宽信号发生器。
其相应的VHDL程序如下:
LIBRARYIEEE;
USEIEEE.STD_LOGIC_1164.ALL;
ENTITYYPWMIS
PORT(CLK:
INSTD_LOGIC;
A,B:
INSTD_LOGIC_VECTOR(7DOWNTO0);
YPWM:
OUTSTD_LOGIC);
ENDENTITYYPWM;
ARCHITECTUREARTOFYPWMIS
COMPONENTLCNT8
PORT(CLK,LD:
INSTD_LOGIC;
D:
INSTD_LOGIC_VECTOR(7DOWNTO0);
DOVE:
OUTSTD_LOGIC);
ENDCOMPONENTLCNT8;
SIGNALDOVE1,DOVE2:
STD_LOGIC;
SIGNALLD1,LD2:
STD_LOGIC;
SIGNALSPWM:
STD_LOGIC;
BEGIN
U1:
LCNT8PORTMAP(CLK=>CLK,LD=>LD1,D=>A,DOVE=>DOVE1);
U2:
LCNT8PORTMAP(CLK=>CLK,LD=>LD2,D=>B,DOVE=>DOVE2);
PROCESS(DOVE1,DOVE2)IS
BEGIN
IFDOVE1='1'THENSPWM<='0';
ELSIFDOVE2'EVENTANDDOVE2='1'THENSPWM<='1';
ENDIF;
ENDPROCESS;
LD1<=NOTSPWM;LD2<=SPWM;YPWM<=SPWM;
ENDARCHITECTUREART;
第5章软件仿真
5.1QuartusⅡ软件简介
QuartusⅡ软件是美国Altera公司为SOPC(SystemonaProgrammableChip,系统级可编程芯片)提供最全面的设计平台。
比起其他的编译软件,它具有以下的优点:
1】开放的界面
QuartusⅡ软件可与其他EDA厂家的设计输入、综合、验证工具相连接。
设计人员可使用QuartusⅡ编译器(Compiler)对ALTERA的器件进行编译,然后使用ALTERA或其他标准EDA验证工具进行验证。
目前,QuartusⅡ支持Cadence、Exemplarlogic、MentorGraphics、Synopsys、Synplicity、Viewlogic等公司的EDA工具接口。
2】与结构无关
QuartusⅡ系统的核心——编译器(Compiler)支持ALTERA公司的FLEX10K,FLEX8000,FLEX6000,MAX9000,MAX7000,MAX5000和Classic等可编程逻辑器件系列,处理MaxplusⅡ以外唯一真正与结构无关的可编程逻辑设计环境。
QuartusⅡ的编译器还提供了强大的逻辑综合与优化功能,使设计人员能比较容易地将其设计集成到可编程逻辑器件中。
3】多平台
QuartusⅡ软件可在多种PC机和工作站的操作系统中运行。
4】完全集成化
QuartusⅡ的设计输入、处理、验证、器件编程等功能全部集成在统一的开发环境下,可以使用户进行动态调试,加快开发进程。
5】丰富的设计库
QuartusⅡ提供丰富的库单元供设计者使用,其中包括74系列的全部器件和多种特殊的逻辑宏功能(Macro—Function)以及新型的参数——化兆功能(Mega—Function)。
6】接受高级描述语言
QuartusⅡ接受多种硬件描述语言,包括VHDL、AHDL、C、C++等语言。
7】良好的人机界面
QuartusⅡ具有比MaxplusⅡ更加人性化的人机界面,方便工程人员的操作,基于上述特点,本文采用QuartusⅡ软件对DDS频率合成器仿真验证。
5.2用QuartusⅡ的仿真步骤和图像
主要步骤:
第一步:
建立工程
图四建立工程图
第二步:
建立VHDL文件
图五建立VHDL文件图
第三步:
写入VHDL文件
图六部分VHDL文件截图
第四步:
建立模块文件
图七建立模块文件图
第五步:
连接各模块形成总体原理图
S
图八模块总体结构逻辑图
第六步:
编译做好的文件
图九编译成功图
第七步:
建立波形文件
图十建立波形文件图
第八步:
仿真
输入取s,y。
仿真波形,如下图:
图十一PWM的时序仿真结果
5.3逻辑综合结果
图十二逻辑综合结果图
第6章设计总结
在传统的数字电子系统或IC设计中,手工设计占了较大的比例。
一般都是先按电子系统的具体功能要求进行功能划分,然后对每个子模块画出真值表,用卡诺图进行手工逻辑简化,写出布尔表达式,画出相应的逻辑线路图,再据此选择元器件,设计电路板,最后进行实测与调试。
显然,手工设计的缺点让人越来越不可接受。
故而,EDA技术变得越来越重要,作为当代大学生,要与时俱进,更要掌握这种电子自动化设计。
通过EDA的模拟编译、适配、仿真,可以大大缩短设计周期,降低设计成本。
EDA仿真测试技术只需通过计算机就能对所设计的电子系统从各种不同层次的系统性能特点完成一系列准确的测试与仿真操作,在完成实际系统的安装后,还能对系统的目标器件进行所谓边界扫描测试、嵌入式逻辑分析仪的应用,这一切都极大地提高了大规模系统电子设计的自动化程度。
通过对本设计—基于VHDL的PWM信号发生器的设计的学习和研究,让我对硬件系统有了更深入的理解,扩展了很多的知识。
做这个设计包含了很多的知识和内容,如EDA、FPGA、VHDL、QuartusⅡ、Word、等知识,让我受益匪浅。
在做这个之前,坦白说对于EDA真的没有深入地学习研究,对于QuartusⅡ软件也是完全不懂。
老师开学就说了要做这个设计,我也没有放在心上,一直到期末才重视起来,各种知识的补充学习,最后就是一团乱麻,什么也没弄好。
后面在班上同学的指导下,才开始安装QuartusⅡ软件,然后再去翻阅书籍,XX百科,咨询同学,一点一点地去摸索这个软件是怎么运用的,最主要是上面全是英文,对于英语非常差的我来说,彻底熟悉这个软件就用了很长后一段时间。
后面开始想要把书上的程序改编一下,虽然不是很懂,但是后来我实在不知道怎么去改了,就只是改变了一下输入输出和其他的一些代号而已。
程序解决了就开始编译执行,结果就卡在这儿弄不了啦,因为错误实在太多,最让我疑惑的是,明明就是书上的程序改变了一下名字而已,为什么会有那么多错误呢?
后面仔仔细细地去检查了一下,才发现,都是粗心惹的祸,其实,编程也是要耐心和细心的。
最后终于编译仿真出波形来,除了输入输出代号被改变了,波形和书上是一样的。
在做论文的时候,也遇到很多问题,首先就是资料太少啦,只有一些仿真过程图,程序。
对于原理基本不是很懂,还有VHDL语言、QuartusⅡ等都不了解,真正是书到用时方恨少。
然后又是各种查资料,XX,咨询同学来学习了解。
这也让我深刻的体会到实践和理论的差距,更何况我自己之前还没有努力去学习,实践就更是寸步难行。
至于课设报告中涉及到的WORD排版知识,随着一次次练习,一点点积累,现在可以说是得心应手。
至少在排版时不会遇到障碍。
总之本次课设,让我熟悉了QuartusⅡ、WORD两个常用软件,也复习了一遍VHDL语言的相关知识,又熟悉了一遍用VHDL语言进行编程的过程。
但是就我本次实践练习来说,我看到了自己在这方面的劣势,虽然已经决定以后不从事这方面的工作,但是作为本专业的学生,为了不愧对我的大学生活,以后,我会努力的去学习,扩充我的专业知识。
在此,感谢那些热情帮助指导我的同学们,谢谢。
第7章参考文献
[1]潘松,黄继业.《EDA技术与VHDL》(第2版).北京:
清华大学出版社,2007.
[2]孟庆辉,刘辉,程继航,石静苑.《EDA技术实用教程》.北京:
国防工业出版社,2008.
[3]刘江海.《EDA技术》.武汉:
华中科技大学出版社,2009.
[4]杨跃.《FPGA应用开发实战技巧精粹》.北京:
人民邮电出版社,2009.
[5]王辉,殷颖,陈婷,俞一鸣等.《X+plusII和QuartusII应用与开发技巧》.北京:
机械工业出版社,2007.
[6]谭会生、张昌凡编著,《EDA技术及应用》第三版,西安电子科技大学出版社出版
[7]李国洪、胡辉、沈明山编著,《EDA技术与实验》,机械工业出版社出版
附录设计程序
8位可自加载加法计数器LCNT8.VHD
PWM信号发生器源程序PWM.VHD
大学本科生毕业设计(论文)撰写规范
本科生毕业设计(论文)是学生在毕业前提交的一份具有一定研究价值和实用价值的学术资料。
它既是本科学生开始从事工程设计、科学实验和科学研究的初步尝试,也是学生在教师的指导下,对所进行研究的适当表述,还是学生毕业及学位资格认定的重要依据。
毕业论文撰写是本科生培养过程中的基本训练环节之一,应符合国家及各专业部门制定的有关标准,符合汉语语法规范。
指导教师应加强指导,严格把关。
1、论文结构及要求
论文包括题目、中文摘要、外文摘要、目录、正文、参考文献、致谢和附录等几部分。
1.1题目
论文题目应恰当、准确地反映论文的主要研究内容。
不应超过25字,原则上不得使用标点符号,不设副标题。
1.2摘要与关键词
1.2.1摘要
本科生毕业设计(论文)的摘要均要求用中、英两种文字给出,中文在前。
摘要应扼要叙述论文的研究目的、研究方法、研究内容和主要结果或结论,文字要精炼,具有一定的独立性和完整性,摘要一般应在300字左右。
摘要中不宜使用公式、图表,不标注引用文献编号,避免将摘要写成目录式的内容介绍。
1.2.2关键词
关键词是供检索用的主题词条,应采用能覆盖论文主要内容的通用技术词条(参照相应的技术术语标准),一般列3~5个,按词条的外延层次从大到小排列,应在摘要中出现。
1.3目录
目录应独立成页,包括论文中全部章、节的标题及页码。
1.4论文正文
论文正文包括绪论、论文主体及结论等部分。
1.4.1绪论
绪论一般作为论文的首篇。
绪论应说明选题的背景、目的和意义,国内外文献综述以及论文所要研究的主要内容。
文管类论文的绪论是毕业论文的开头部分,一般包括说明论文写作的目的与意义,对所研究问题的认识以及提出问题。
绪论只是文章的开头,不必写章号。
毕业设计(论文)绪论部分字数不多于全部论文字数的1/4。
1.4.2论文主体
论文主体是论文的主要部分,要求结构合理,层次清楚,重点突出,文字简练、通顺。
论文主体的内容要求参照《大学本科生毕业设计(论文)的规定》第五章。
论文主体各章后应有一节“本章小结”。
1.4.3结论
结论作为单独一章排列,但不加章号。
结论是对整个论文主要成果的归纳,要突出设计(论文)的创新点,以简练的文字对论文的主要工作进行评价,一般为400~1000字。
1.5参考文献
参考文献是论文不可缺少的组成部分,它反映了论文的取材来源和广博程度。
论文中要注重引用近期发表的与论文工作直接有关的学术期刊类文献。
对理工类论文,参考文献数量一般应在15篇以上,其中学术期刊类文献不少于8篇,外文文献不少于3篇;对文科类、管理类论文,参考文献数量一般为10~20篇,其中学术期刊类文献不少于8篇,外文文献不少于3篇。
在论文正文中必须有参考文献的编号,参考文献的序号应按在正文中出现的顺序排列。
产品说明书、各类标准、各种报纸上刊登的文章及未公开发表的研究报告(著名的内部报告如PB、AD报告及著名大公司的企业技术报告等除外)不宜做为参考文献引用。
但对于工程设计类论文,各种标准、规范和手册可作为参考文献。
引用网上参考文献时,应注明该文献的准确网页地址,网上参考文献不包含在上述规定的文献数量之内。
1.6致谢
对导师和给予指导或协助完成论文工作的组织和个人表示感谢。
内容应简洁明了、实事求是,避免俗套。
1.7附录
如开题报告、文献综述、外文译文及外文文献复印件、公式的推导、程序流程图、图纸、数据表格等有些不宜放在正文中,但有参考价值的内容可编入论文的附录中。
2、论文书写规定
2.1论文正文字数
理工类论文正文字数不少于20000字。
文管类论文正文字数12000-20000字。
其中汉语言文学专业不少于7000字。
外语类论文正文字数8000-10000个外文单词。
艺术类论文正文字数3000~5000字。
2.2论文书写
本科生毕业论文用B5纸计算机排版、编辑与双面打印输出。
论文版面设置为:
毕业论文B5纸、纵向、为横排、不分栏,上下页边距分别为2.5cm和2cm,左右页边距分别为2.4cm和2cm,对称页边距、左侧装订并装订线为0cm、奇偶页不同、无网格。
论文正文满页为29行,每行33个字,字号为小四号宋体,每页版面字数为957个,行间距为固定值20磅。
页眉。
页眉应居中置于页面上部。
单数页眉的文字为“章及标题”;双数页眉的文字为“大学本科生毕业设计(论文)”。
页眉的文字用五号宋体,页眉文字下面为2条横线(两条横线的长度与版芯尺寸相同,线粗0.5磅)。
页眉、页脚边距分别为1.8cm和1.7cm。
页码。
页码用小五号字,居中标于页面底部。
摘要、目录等文前部分的页码用罗马数字单独编排,正文以后的页码用阿拉伯数字编排。
2.3摘要
中文摘要一般为300字左右,外文摘要应与中文摘要内容相同,在语法、用词和书写上应正确无误,摘要页勿需写出论文题目。
中、外文摘要应各占一页,编排装订时放置正文前,并且中文在前,外文在后。
2.4目录
目录应包括论文中全部章节的标题及页码,含中、外文摘要;正文章、节题目;
参考文献;致谢;附录。
正文章、节题目(理工类要求编写到第3级标题,即□.□.□。
文科、管理类可视论文需要进行,编写到2~3级标题。
)
2.5论文正文
2.5.1章节及各章标题
论文正文分章、节撰写,每章应另起一页。
各章标题要突出重点、简明扼要。
字数一般在15字以内,不得使用标点符号。
标题中尽量不用英文缩写词,对必须采用者,应使用本行业的通用缩写词。
2.5.2层次
层次以少为宜,根据实际需要选择。
层次代号格式见表1和表2。
表1理工类论文层次代号及说明
层次名称
示例
说明
章
第1章□□……□
章序及章
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 基于 vhdlpwm 信号发生器 设计 说明书