视频编解码模块说明书.docx
- 文档编号:13064593
- 上传时间:2023-06-10
- 格式:DOCX
- 页数:10
- 大小:257.48KB
视频编解码模块说明书.docx
《视频编解码模块说明书.docx》由会员分享,可在线阅读,更多相关《视频编解码模块说明书.docx(10页珍藏版)》请在冰点文库上搜索。
视频编解码模块说明书
视频编解码模块说明书
D
下特性:
Ø支持NTSC、PAL和SECAM视频制式输入
Ø支持标准ITU-RBT.601采样
Ø拥有一个高速9位ADC
Ø支持两路复合视频或一路S视频输入
Ø具有嵌位和自动增益控制的全差分CMOS模拟预处理通道,可以获取最好的信噪比
Ø超低功耗,仅115mW
Ø通过IIC接口,可以控制亮度、对比度、饱和度、色度和锐度
Ø辅助的4线自适应梳状滤波器可以削弱亮度和色度信号之间的影响
Ø视频输出模式可以是ITU-RBT.656,8位4:
2:
2模式或8位4:
2:
2行场同步分离模式
基于上述特性,该芯片在数字电视、PDA、笔记本电脑、手机、视频录像/播放器、手持游戏机等领域得到了广泛地应用。
下图是其功能框图。
视频解码芯片功能框图
有关TVP5150的更多资料及其内部相关寄存器的配置等请参阅相关的数据手册。
视频编解码模块所使用的视频编码芯片是ADI公司生产的ADV7171,它可以将CCIR-6014:
2:
2的8位或16位数据转换成标准的模拟电视信号,即可以输出PAL制式,也可以输出NTSC制式。
它既可以作为从模式,接收外部的时钟信号、行同步信号和场同步信号,也可以作为主模式,输出时钟、行场同步等时序信号。
该芯片的工作仅需要一个27MHz的晶振便可(如果要输出正象素,则需要29.5MHz的时钟)。
ADV7171的配置也是通过IIC接口完成的,通过该接口,CPU可以设置其工作在不同的模式、不同的载频方式下。
对于PAL制式和NTSC制式,只需要在27MHz的时钟下,输入满足CCIR-656标准的YCbCr4:
2:
2的数据便可。
当然,除了可以输出标准制式的视频模拟信号外,ADV7171还可以输出RGB信号,满足标准的VGA显示器显示。
在ADV7171内部有4个10位的高速DAC,可以输出复合视频+RGB视频、复合视频+YUV视频以及两路复合视频+色度和亮度信号,当然,每一个DAC都可以将其设置为掉电模式,以降低芯片功耗。
总而言之,该芯片具有如下特性:
Ø支持ITU-RBT601/656YCbCr格式的数据转换
Ø内部集成有高性能的10位DAC
Ø可以输出NTSC、PAL等制式
Ø仅需一个27MHz的晶振便可实现整个视频编码
Ø高达80dB的视频信噪比
Ø内部32位寄存器直接控制色彩载波频率
Ø多标准视频输出:
复合视频、S端子视频、YUV、RGB等
Ø视频输入数据支持CCIR-6564:
2:
28位并行输入或4:
2:
216位并行输入
基于上述特性,该芯片在高性能DVD回放系统、便携式视频播放器、数码相机、数码摄像机、电脑、机顶盒等领率得到了广泛地应用。
下图是其功能框图。
视频编码芯片功能框图
有关ADV7171的更多资料及其内部相关寄存器的配置等请参阅相关的数据手册。
二、电路原理图:
在视频编解码模块上,位于模块右边的J1接口为CLK选择接口,用跳线来进行选择,当跳线位于上方时,CLK为FPGA产生的时钟信号,跳线跳到下方时为模块27M晶体产生的时钟信号。
在模块的左方有三个跳线用来选择VGA输出信号。
当三个跳线放至ENCODE端时,VGA输入的信号来自ADV7171芯片的DAC输出信号。
当三个跳线放至FPGA端时,VGA输入信号来自FPGA。
三、模块接口定义:
用户的控制模块通过视频编解码模块右边的40芯插座与视频编解码的控制信号连接。
在视频编解码模块的右边的I/O插座上标明了1号引脚和40号引脚,1号引脚的右边这2号引脚,下面为3号引脚,依次推至40号引脚。
其信号定义如下表:
排线座引脚号
符号
状态
功能说明
1
VCC
---
逻辑电源+5V
2
VCC
---
逻辑电源+5V
3
GND
---
逻辑地
4
GND
---
逻辑地
5
NC
---
未接信号
6
VD-PCK1
输出
5150芯片时钟输出
7
VD-RESET
输入
编、解码复位信号
8
VD-BLK
输入
5150芯片控制信号
9
VD-AVID
输出
5150芯片控制信号
10
VD-HS1
输出
5150芯片控制信号
11
VD-VS1
输出
5150芯片控制信号
12
IIC-SDA
三态
编、解码芯片控制信号
13
IIC-SCL
输入
编、解码芯片控制信号
14
YOUT0
输出
5150解码信号输出
15
YOUT1
输出
5150解码信号输出
16
YOUT2
输出
5150解码信号输出
17
YOUT3
输出
5150解码信号输出
18
YOUT4
输出
5150解码信号输出
19
YOUT5
输出
5150解码信号输出
20
YOUT6
输出
5150解码信号输出
21
YOUT7
输出
5150解码信号输出
22
VD-PCK2
输入
7171芯片时钟输入
23
YIN7
输入
7171编码芯片信号输入
24
YIN6
输入
7171编码芯片信号输入
25
YIN5
输入
7171编码芯片信号输入
26
YIN4
输入
7171编码芯片信号输入
27
YIN3
输入
7171编码芯片信号输入
28
YIN2
输入
7171编码芯片信号输入
29
YIN1
输入
7171编码芯片信号输入
30
YIN0
输入
7171编码芯片信号输入
31
VD-HS2
输入
7171芯片控制信号
32
VD-VS2
输入
7171芯片控制信号
33
VD-BLANK
输入
7171芯片控制信号
34
B
输入
VGA输入B信号
35
G
输入
VGA输入G信号
36
R
输入
VGA输入R信号
37--40
NC
---
未接任何信号
四、安装说明:
与SOPC-NIOSIIFPGA开发板的连接安装:
在SOPC-NISOIIFPGA开发板的右上方有一个40芯的扩展插针,将视频编解码模块与外部模块连接的40芯的插座与之相连接即可。
连接时,将视频编解码模块的40芯的插座的1号引脚与开发板的扩展插针的1号引脚对应,其它引脚也均对应插入,将其二者按紧,保证二者的连接。
视频编解码模块的控制信号与SOPC-NIOSIIFPGA开发板(EP1C12、EP2C35核心板)中的FPGA的IO连接如下表所示:
信号名称
EP1C12IO接脚
EP2C35IO接脚
信号说明
FPGA开发板
视频解码模块(5150)
VD-PCK1
D10
H17
VD-RESET
C17
A16
与7171共用
VD-BLK
C10
E18
VD-AVID
E17
F13
VD-HS1
D9
H16
VD-VS1
D18
B17
IIC-SDA
C9
E20
与7171共用
IIC-SCL
L7
F14
与7171共用
YOUT0
D8
G17
YOUT1
E16
A17
YOUT2
C8
E19
YOUT3
G6
F15
YOUT4
D7
G16
YOUT5
H6
B18
YOUT6
D20
YOUT7
H7
FPGA开发板
视频编码模块(7171)
VD-PCK2
E7
M15
YIN7
H5
A18
YIN6
C6
D19
YIN5
F7
L7
YIN4
D6
H21
YIN3
F6
B19
YIN2
C5
C20
YIN1
E10
M8
YIN0
E6
G11
VD-HS2
E8
A19
与VGA共用
VD-VS2
D5
C19
与VGA共用
VD-BLANK
F12
M7
FPGA开发板
VGA输出
B
G13
B20
G
E11
H11
R
H14
A20
四、与其它的MCU的连接安装:
视频编解码模块与其它控制模块的连接,与上面的基本一致,需要注意的是,视频编解码模块的控制接口的电源和地必须与其一致,以免烧坏视频编解码模块和其它控制模块。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 视频 解码 模块 说明书