数字抢答器设计说明书.docx
- 文档编号:13039064
- 上传时间:2023-06-10
- 格式:DOCX
- 页数:24
- 大小:486.81KB
数字抢答器设计说明书.docx
《数字抢答器设计说明书.docx》由会员分享,可在线阅读,更多相关《数字抢答器设计说明书.docx(24页珍藏版)》请在冰点文库上搜索。
数字抢答器设计说明书
数字抢答器
摘要:
本设计主要介绍了由数码管显示的八路(S0至S7)抢答器电路的设计和功能,主要电路采用74系列常用集成芯片进行设计。
该抢答器除了具有基本的抢答功能外,还具有主持人定时、报警提示和计时功能。
主持人通过预设时间开关进行初值秒数的预设供抢答的时间,当主持人按下“开始”后,系统将完成自动倒计时。
若在规定的时间内有选手抢答,则计时将自动停止并保持;若在规定的时间内无人抢答,当时间为零时,则系统中的蜂鸣器将自动发出声响,则本轮抢答无效。
该设计主要运用了编码器,译码器和锁存器,它采用74HC573,CD4532来实现抢答者的选号,并通过74HC573锁存,采用74HC192实现十进制的减法计数,采用555定时器芯片来产生近似秒脉冲信号来共同实现倒计时功能,采用555单稳态触发器来实现报警信号的输出。
关键词:
抢答器,编码器,译码器,定时器,报警
Abstract:
Thedesignfocusesonthedigitaldisplaybytheeight(S0toS7)Respondercircuitdesignandfunctionality,mainlycommonintegratedcircuitchip74seriesdesign.TheResponderanswerinadditiontobasicfunctions,alsohasahostoftime,alarmandtimerfunctions.Hostswitchviathepresettimefortheinitialsecondsofthedefaultanswerintime,whenthehostpressedthe"Start",thesystemwillautomaticallycompletethecountdown.Ifthereareplayerswithinthespecifiedtimetoanswerinthetimerwillautomaticallystopandremain;ifnoanswerinaspecifiedtimeperiod,whenthetimeiszero,thenthesystemwillautomaticallysendthebuzzersound,thentheanswerinthisroundinvalid.Thedesignofthemainuseoftheencoder,decoderandlatches,whichuses74HC573,CD4532toachievetheanswerinthoserandomselection,andthroughthelatch74HC573,74HC192achievedecimalsubtractionusingthecount,using555timerchiptogenerateapproximatesecondpulsesignaltofunctiontogethertoachievethecountdown,theuseof555single-shottoachievethealarmsignaloutput.
Keywords:
Responder,encoder,decoder,timer,alarm
目录
1前言1
2总体方案设计2
2.1方案比较2
2.2方案论证与比较4
2.3方案选择4
3单元模块设计5
3.1抢答电路模块5
3.2主持人电路模块8
3.3主持人定时显示模块10
3.4脉冲产生模块12
3.5报警电路13
4系统仿真15
4.1抢答者抢答模块仿真15
4.2主持人定时模块仿真15
4.3抢答报警模块仿真16
4.4整体电路仿真17
4.5系统仿真结果分析17
5设计总结18
5.1设计小结18
5.2体会与建议18
6参考文献19
附录A抢答器整体仿真图20
附录B抢答器整体原理图21
1前言
入21世纪以来越来越来多的电子设计产品出现在人们的日常生活中,比如企业、学校和电视台等单位经常举办各种智力竞赛,抢答记分设备是必要的。
过去在举行的各种竞赛中我们会常看到有抢答环节,举办方很多采用让选手通过举答题板的方式判断选手的答题权,在很大程度上这会因为主持人的主观误断造成比赛的不公平性。
人们于是开始寻求设计一种能不依人的主观意识来判断的电子产品来规范比赛。
因此,为了克服这种不公平现象人们利用21世纪的数字化电子设计出很多的抢答器,从最初的简单抢答按钮产品,到后设计出的显示选手号的抢答设备,再到现在的数显抢答器,其功能在不断地趋于完善,不但可以有倒计时抢答功能,还具有报警提示,计分显示等等功能,有了这些更准确的设备使得我们的竞赛变得更加公平公正。
今天随着科技的不断超越发展,抢答器的设计也更加追求精益求精,人们解决了耗费巨大元件仅来实现用指示灯和一些复杂的电路来实现简单的抢答功能。
现在生活中的抢答器设计得更加人性化,它能使第一个抢答的参赛者的编号能通过指示灯显示出来,并保持不变,因此避免不合理现象的发生。
而且它易于扩展功能,可由主持人自由控制每一次的抢答规则和时间,可靠性能好,集成化高,而且资金耗用少,是一种高效完美的产品。
如今在市场上销售的抢答器许多采用可的是编程逻辑元器件(如FPGA),或采用单片机编程技术进行设计。
本次设计主要利用常见的74HC系列集成芯片和555定时器芯片,以及电阻、电容,并通过划分各功能模块进行各个部分的设计,最后完成了可由八路输入的智力竞赛抢答器。
2总体方案设计
2.1方案比较
方案一:
此方案采用74HC573锁存器用于抢答者的输入和锁存优先抢答者的数据输入,在判断优先抢答输入是否有误后再通过74HC148优先编码器把数据进行译码后送给CD4511七段显示译码器进行译码,再由七段显示译码器CD4511把译码后的数据送送给七段显示数码管显示代表抢答者的编号,此时此次抢答成功,只有当主持人按下“清零”键后,即把74HC148的EI端进行置高主持人就清零成功。
主持人清零后,再没有提示开始前不能进行进行下一次抢答,只有主持人提示抢答开始才可以抢答,方案一系统图如图1所示。
图1方案一系统图
方案二:
此方案采用STC89C51单片机为核心作为各个模块的总处理器,通过写入程序代码把抢答器的每一部分都联系起来。
抢答器通过电脑的程序开发软件进行程序编程,通过串口进行下载到单片机,实现通过主持人选择进行抢答器的倒计时时间、倒计时的开始、抢答的优先锁存、犯规时的报警、复位清零的作用,并且和选择按钮、发光二极管、七段显示数码管、报警蜂鸣器等元件组成八路抢答器电路,实现抢答、复位、提示、显示倒计时、警报的功能。
在主持人按下开始按钮后,在指定的抢答时间内,如无选手按抢答按钮,此题作废;倒计时显示器提示抢答的剩余时间。
如果有选手按下抢答键抢答,显示器开始显示答题剩余时间,并提示此优先抢答者选手到此次抢答时的实际得分情况,并通过主持人可以进行一键清零操作,方案二系统图如图2所示。
图2方案二系统图
方案三:
图3方案三系统图
2.2方案论证与比较
对于方案一,在主持人按下开始按钮后,在指定的抢答时间内优先抢答者的数据先通过74HC573编码后锁存,控制锁存器锁存而锁存器没有输出,以至于显示抢答电路无显示,由于缺少必要的主持人定时电路模块,不宜修改数据和定时处理。
对于方案二,对抢答器的处理器进行编程,虽然可以轻松实现操作抢答器的倒计时、抢答锁存、犯规报警、清零的作用,而且在微处理器的资源没有完全利用的前提下,可以扩展一些有用的功能,但由于程序模块思维和写作方法实现起来比较复杂,对电路的组成没有透彻的了解,调试程序难度较高,芯片连线多,并且资源占用较大。
方案三:
采用74HC573、4532和4511作为抢答者通过按键实现必要的抢答功能,并由锁存器573进行优先抢答者的锁存,并有最终的数码管进行优先抢答者的显示,通过74HC147进行主持人对每一次抢答的时间定时,通过两芯片74HC192作为时间的倒计时控制,再通过数码管进行倒计时时间的显示。
并且当在有人抢答是通过555构成的单稳态触发器进行报警提示。
经测试电路基本上完成了相应的功能。
2.3方案选择
比较三个方案可以看出,方案三比方案一和方案二都更加优越,而且使用到的元件也是我们所学过的常用的一些元器件,如:
555、74HC147、CD4511以及电容,电阻等。
从操作性和可行性上说方案三思路清晰,所用的芯片资料和器件使用更方便等优势,但方案三略显复杂些。
但由于本次电子设计是第一次将数电和模电运用到实际的设计电路中,我们尚不能熟练掌握运用这两门知识,对于电路还不能达到最优化的设计,所以综合各个方面的因数,我选择了方案三作为本次课程设计的主要研究对象,本文也将重点介绍方案三的设计方法。
3单元模块设计
3.1抢答电路模块
由0到7数字的8个按键组成8路抢答器,通过八进制锁存器和74HC148进行优先抢答者数据的锁存和处理,再通过74HC4511进行译码显示到数码管。
如图4所示。
图4抢答电路
74HC573是八进制三态反转透明锁存器,是高性能高精度硅门CMOS器件,专门设计用于驱动3态输出高电容或相对低阻抗负载。
它们特别适合当做缓冲寄存器,I/O端口,双向总线驱动程序和工作寄存器。
在高阻抗状态下,输出负载也没有驱动总线线条明显。
高阻抗状态,增加驱动器提供驱动总线的能力。
74HC573采用的是+5V电源供电,与TTL电平兼容。
当锁存使能(LE)变为高电平时,Q输出响应数据与输入数据D相同。
当LE为低电平时,输出锁存数据并保留数据不变,并且不能输入电平信号。
74HC573要正常工作,必须在使用时把OE端置为低电平,否则芯片为高阻态。
当OE为低电平并且LE为高电平时,输入数据等于输出数据:
当OE为低电平但LE也为低电平时,不论输入为某数,输出始终为上一时刻所输入的数,并保持不变;当OE为高电平是,不论输入为何数,输出都为不确定的高阻态。
在主持人按下计时后,如果有人抢答,则74HC573把抢答优先者的信息收到后马上锁存起来,其他选手后来输入无效。
并把锁存的信息传给74HC148优先编码器。
CD4532是优先级编码器采用先进的硅栅CMOS技术。
它具有高抗噪性和低功耗的CMOS电路的典型,以及速度和输出驱动器类似LB-TTL。
这个优先级编码器接收8个输入请求线0到7,输出的3线A0到A2。
优先编码确保只有最高阶数据线进行编码。
级联电路(EI使能输入和输出使EO)已提供允许无需外部扩展需要八进制电路。
所有数据输入和输出有效的低逻辑电平,传输数据是的延时大约是13ns。
表1CD4532的功能表
EI端为使能控制端(也称编码控制端),EO、GS为编码输出端。
A0、A1、A2为数据输出端。
当EI为高电平时,不论输入为何二进制数,输出都为高电平并且EO=GS=1。
当EI为低电平时,编码正常工作:
1、当没有数据输入时,输出都为高电平(AO=A1=A2=1)并且EO=0,GS=0。
2、当有信号输入时,EO跳变为1,GS变为低电平,AO,A1,A2正常编码输出。
CD4532的功能说明图如表1所示。
图5CD4532原理图
图5是CD4532在抢答器中的原理图,其中D0到D7为二进制数据的输入端,D0到D7分别连74HC573的数据输出端,Q0到Q2为编码输出端,74HC148的5脚(EI)为使能端,使用时接为低电平。
EO端连74HC573的LE端,中间加一个非门,当没有抢答时输出低电平,此时74HC573的LE为高电平,使74HC573正常工作;当有选手抢答时,74HC148的EO端变为高电平,但通过一个非门后,送入到74HC573的LE端为低电平,使74HC573的数据锁存并保持数据不变,而且此时输入的二进制数据都无效。
GS端与数码管的七段显示译码器(74HC4511)的BI端相连,但中间加一个非门,开始没有选手抢答时GS为高电平,使数码管的BI端保持低电平,数码管没有显示功能,当有一优先选手按下抢答时,GS变为低电平,通过其中的非门把数码管的BI端置高,是数码管可以显示选手编号,只有当主持人按下“清零”按键后,数码管显示的数才被清除。
74HC4511是七段显示译码器,驱动共阴数码管。
其引脚图如6所示。
74HC4511译码/驱动器采用先进的硅栅CMOS技术。
它具有高抗干扰与标准的CMOS集成低功耗电路,以及能够驱动10LS-TTL负载。
芯片电路提供了一个4位存储锁存功能,一个8421BCD至七段解码器和输出驱动器能力。
灯测试(LT),消隐(BL)和锁存使能(LE)的投入是用来测试显示,以关闭或脉冲调节显示器的亮度,并存储为BCD代码分别。
它可用于七段光发光二极管(LED),白炽灯,荧光灯,气体放电液晶读数或直接或间接的影响。
应用包括仪器(例如,计数器,数字电压表等)显示驱动器,计算机/计算器显示驱动器,驾驶舱显示驱动器,以及各种时钟,手表,以及定时器使用。
该54HC/74HC逻辑系列是速度,功能和引脚排列与标准54LS/74LS逻辑系列兼容。
所有输入保护他们不受伤害,由于静电放电内部二极管钳位到VCC和地。
图674HC4511引脚图
当输入8421BCD码时,输出高电平有效,用以驱动阴极显示器。
当输入为1010到1111六个状态时,输出全为低电平,数码管无显示。
74HC4511集成译码器设有三个辅助控制端LE、BL、LT,以增强器件的功能,分别是:
1.锁存使能输入LE
在BL=LT=1的条件下,当LE=0时,锁存器不工作,译码器的输出随输入码的变化而变化;当LE由0跳变为1时,输入码被锁存,输出只取决于锁存器的内容,不再随输入的变化而变化。
2.测试输入LT
灭灯输入BL=0,并且LT=1时。
无论其他输入端是什么电平,所有各段输出a到g均为0,所以字形熄灭。
该输入端用于将不必要显示的零熄灭,例如一个六位数023.050,将首尾多余的0熄灭,则显示为23.05,使显示更加清楚。
3.灯测试输入LT
当LT=0时,无论其他输入端是什么状态,所以各段输出a到g均为1,示字形8。
该输入端常用于检查译码器本身及显示各段好坏。
数码管是利用七个或者八个共阴或者共阳连接在一起,其连接方式如下所示。
图7数码管内部的连接方式
数码管按段数分为七段数码管和八段数码管,八段数码管比七段数码管多一个发光二极管单元(多一个小数点显示);图7为数码管内部基本的连接方式,图左边为共阴数码管的连接,七个发光二极管的阴极连在一起共同接低电平,需要某段发光,就将相应二极管的阳极接高电平。
图右边是共阳极接法显示的驱动则刚好与共阴数码管相反。
为了使数码管显示十进制数,必须将十进制的代码经译码器译出来,后经驱动器点亮对应的段。
例如,对于8421BCD码的0011状态,对应的十进制数为3,则译码驱动器应是a、b、c、d、g各段点亮。
译码器74HC4511的功能就是,对于于某一组数据码输入,相应的几个输出端有有效信号输出。
3.2主持人电路模块
主持人电路主要是主持人设置定时时间和抢答开始与清零操作。
接通电源后,主持人将控制开关置于“清除”处,此时抢答器处于禁止状态,选手不能进行抢答,定时显示器显示主持人设定的时间(如30s),当主持人按下,开始“记时”按钮后,由定时器开始倒计时。
如果在倒计时结束前有选手抢答,则显示抢答选手的编必须由主持人清除,否则不能进行下一次抢答。
图8主持人控制端
图8的第一个控制键是主持人对抢答者选手的开始和对抢答者按下显示数据的清除按键,只有主持人把此开关打在下面是抢答者按抢答按钮才有效;第二个按键是主持人多此次抢答的倒计时按钮,只有合上此开关倒计时时间才开始。
图9是主持人初设抢答时间的原理图,主持人可以通过按键设置时间抢答时间为10s到90s之间的整数,非常方便。
图9主持人定时控制
74HC147是10线—4线优先编码器。
这种高速10线-线优先编码器采用先进的高抗干扰能力和低功耗标准CMOS集成电路。
此集成是全缓冲,给它一个10LS-TTL负载扇出。
优先级编码功能的MM54HC147/MM74HC147的投入,以确保只有最高阶数据线进行编码。
表274HC147功能图
由表2的74HC147管脚的功能图可知,此芯片为优先编码器,当输入全为高电平时,输出都为高电平,当输入最高位为低电平时,不论其他输入为何二进制数据,输出不变,优先权依次向下。
9个数据输入(N1到IN9),和四个地址BCD输出,该器件将9个低电平有效的数据输入编码为4个低电平有效的BCD输出,由于该器件有优先编码的特点,故仅对高位数据进行编码,对于十进制的零,只需将全部的数据输入接高电平。
74HC04是内含六组相同的反相器,即A输入高电平则Y输出为低电平,A输入为低电平则Y输出为高电平。
优先译码器芯片74HC147的输出端接74HC04的各个非门输入。
3.3主持人定时显示模块
主持人定时主体模块,主要由两片74HC192芯片、两片CD4511芯片和两个共阴数码管组成。
74HC192是同步十进制加减法计数器。
这种高速同步十进制计数器利用先进的硅栅CMOS技术实现了高抗干扰与低功耗CMOS技术随着低功耗肖特基TTL的速度。
该MM54HC192/MM74HC192是一个十进制计数器,和MM54HC193/MM74HC193是一个二进制计数器。
这两个计数器有两个独立的时钟输入,一个向上计数输入和向下计数输入。
在触发器的所有输出同时引发了关于过渡任高低时钟,而其他输入电平高的方向。
计数是由哪个输入的时钟。
这些计数器可通过输入所需的数据预置对数据A,数据B,数据C和D输入数据。
当负载输入为低电平数据加载独立任时钟输入。
此功能允许计数器被用作分频-N计数器通过修改计数与预置输入的长度。
另外两个计数器也被清除。
这是通过内部阶段设置为较低的水平独立于任何COUNT输入。
既借鉴和进位输出提供使级联无论是向上和向下计数功能。
BORROW输出将产生一个负脉冲时计数器下溢和进输出一个脉冲时计数器溢出。
这些计数器可通过级联连接一个设备的进位和借输出到COUNTUP和COUNTDOWN输入,分别下一个设备。
74HC192具有异步清除功能,当清除引脚(14脚)为高电平时,不管计数的时钟脉冲(countdown以及countup)状态如何,所有计数输出Q0到Q3都为低电平,即输出与输入8421BCD码数据无关。
根据此引脚的特点,把此引脚作为主持人所计数的清除的功能,如图10所示。
图10主持人清除和抢答控制
74HC192的预置功能也是异步的,当置入控制LD(11管脚)为低电平时,Q0到Q3将随数据输入(D0到D3)一起变化,,而与countdown和countup无关。
此抢答器设计时,把11引脚接的高电平,但中间接了一个限流电阻。
74HC192的计数是同步的。
当一个计数时钟保持高电平时,另一个时钟上升沿能使Q0到Q3同时变化,同步计数方式消除了异步计数器常有的输出计数尖峰。
计数方向由计数时钟决定。
当74HC192连接为加法计数器时,则第四引脚必须接高电平,第十四引脚必须接低电平,第十一管脚也必须用限流电阻拉高,从第五管脚输入时钟脉冲,当计数加到9时,TCU引脚变为低电平。
当74HC192连接为减法计数器时,则第五引脚必须接高电平,第十四引脚必须接低电平,第十一管脚也必须用限流电阻拉高,由第四管脚输入时钟脉冲,芯片开始减法计数,直至把初值减到0为止,当到减0时13管脚(TCD)变为低电平。
此抢答器就是利用74HC192的减法计数原理,把两片74HC192组成两位十进制减法计数器。
通过低位(个位)的13引脚与高位(十位)的第四管脚相连接,当个位的数减到0时,个位的74HC192芯片的第十四管脚变为一个低脉冲,此时由信号线把这个低脉冲传给控制十位的74HC192的第四管脚,使十位自减一,即个位向十位借位,这样就很容易实现了两位十进制的倒计时计数。
由74HC192输出的8421BCD码信号传给七段显示4511译码输出显示,在本模块有两个七段显示4511译码,其中一个显示的是十位数字,另一个则是输出个位数字。
当两位数减到为0时,而且在减计数过程中都没有选手抢答,则两个数码管最后都显示0,并且保持不变。
CD4511是一片CMOSBCD—锁存/7段译码/驱动器其中abcd为BCD码输入,a为最低位。
LT为灯测试端,加高电平时,显示器正常显示,加低电平时,显示器一直显示数码“8”,各笔段都被点亮,以检查显示器是否有故障。
BI为消隐功能端,低电平时使所有笔段均消隐,正常显示时,B1端应加高电平。
另外CD4511有拒绝伪码的特点,当输入数据越过十进制数9(1001)时,显示字形也自行消隐。
LE是锁存控制端,高电平时锁存,低电平时传输数据。
a~g是7段输出,可驱动共阴LED数码管。
另外,CD4511显示数“6”时,a段消隐;显示数“9”时,d段消隐,所以显示6、9这两个数时,字形不太美观.
图11是CD4511和数码管配合而成一位计数显示电路,若要多位计数,只需将计数器级联,每级输出接一只CD4511和LED数码管即可。
所谓共阴LED数码管是指7段LED的阴极是连在一起的,在应用中应接地。
然而,从倒计数开始,当计数结束之间有选手抢答是,这计数停止,并显示当前的倒计时时间,此时只有当主持人清零后才能进行下一次抢答。
图11七段显示4511译码输出显示
3.4脉冲产生模块
由于同步二进制计数器74HC192需要脉冲才能正常工作,所以需要设计脉冲产生模块,让整体电路正常工作。
本设计由555产生脉冲。
其555产生脉冲电路如图12所示。
555芯片成本低,性能可靠,只需要外接几个电阻、电容,就可以实现多谐振荡器、单稳态触发器及施密特触发器等脉冲产生与变换电路。
它的各个引脚功能如下:
1脚:
外接电源负端VSS或接地,一般情况下接地。
8脚:
外接电源Vcc,双极型时基电路Vcc的范围是4.5到16V,CMOS型时基电路VCC的范围为3到18V,一般用5V。
3脚:
输出端Vo。
2脚:
低触发端。
6脚:
TH高触发端。
4脚:
是直接清零端。
当端接低电平,则时基电路不工作,此时不论、TH处于何电平,时基电路输出为“0”,该端不用时应接高电平。
5脚:
VC为控制电压端。
若此端外接电压,则可改变内部两个比较器的基准电压,当该端不用时,应将该端串入一只0.01μF电容接地,以防引入干扰。
7脚:
放电端。
该端与放电管集电极相连,用做定时器时电容的放电。
本设计脉冲发生器采用的是555芯片组成的多谐振荡器。
当接通电源后,电容C被充电,当C的电源Vc上升到三分之二Vcc时,使第三管脚Vo输出为低电平,同时555芯片中放电三极管T导通,此时电容C通过R和T放电,使Vc下降。
当下降到三分之一Vcc时,Vo反转为高电平。
电容C放电所需的时间为0.7RC。
当放电结束时,三极管T截止,Vcc将通过R向电容C充电,Vc由三分之一上升到三分之二Vcc。
图12脉冲产生电路
当Vc上升到三分之二Vcc时,电路又反转为低电平。
如此周而
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数字 抢答 设计 说明书