IC原理习题.docx
- 文档编号:12277672
- 上传时间:2023-06-05
- 格式:DOCX
- 页数:14
- 大小:28.98KB
IC原理习题.docx
《IC原理习题.docx》由会员分享,可在线阅读,更多相关《IC原理习题.docx(14页珍藏版)》请在冰点文库上搜索。
IC原理习题
2007/2008学年第_二学期期{末}考试卷A
一、填空(1分×15=15分)
1、双极型半导体IC以()作为有源器件,MOS型IC以MOS场效应晶件管作为有源器件。
把双极和CMOS相容工艺称为()工艺。
2、集成度提高的三个主要技术因素是器件尽寸缩小,()及芯片集成效率(结构和工艺设计改进)提高。
3、衡量一个TTL电路静态特性好坏的参数主要有噪声容限、负载能力、()。
4、增强型NMOS管其UGS(),则该管截止;增强型PMOS管其UGS(),则该管导通。
5、N沟器件的好处是电子表面迁移率比空穴表面迁移率(),所以NMOS电路的工作速度比PMOS电路()
6、带缓冲级的CMOS门电路,输出驱动能力仅由该输出端的()决定,与各输入端所处的()。
7、在模拟IC的横向PNP管中,基区宽度减小会使β(),使CE之间的穿通电压VPT(),基区宽度的选择要首先保证()对基区宽度的要求。
8、差模放大器放大有用的()信号,对各种共模信号具有良好的共模
抑制作用。
β、VBE、,ICEO随温度的变化会造成零点漂移及噪声,这些变化均是()信号。
二问答题(56分)
1、图1为双极逻辑集成电路中NPN晶体管结构图,
(1)简述寄生晶体管对NPN管的影响(4分)
(3)工艺上如何减小有源寄生效应(5分)。
(共9分)
图1
2、
(1)画出标准TTL与非门逻辑电路图(3分)。
(2)简述当输入为高电平时的工作原理(要说明各个管子的工作状态并标出每个基极和集电极的电位)(6分)。
(3)5管单元TTL与非门电路比标准TTL与非门做了那些改进,提高了那些性能(5分)。
(共14分)
3、肖特基嵌位晶体管与普通晶体管相比有什么特点(5分)?
STTL与非门电路比6管单元TTL与非门电路作了那些改进(2分)?
提高了电路的什么性能(2分)?
带来了那两个缺点(4分)?
(共13分)
4、
(1)画出互补CMOS反相器电路图(2分)
(2)简述其工作原理(6分)。
(3)要使反相器噪容最大、输出波形对称需满足什么条件(2分)(共10分
5、模拟IC中对扩散电阻器的要求是什么?
(3分)
6、说出差分放大器输入失调电流的定义。
(3分)
三综合题(29分)
1、设计一个互补CMOS逻辑电路,实现
逻辑功能
并设计每个器件的宽长比使输出波形对称。
(14分)
与之匹配的基本反相器器件尺寸为:
n=NMOS(W/L)=1.5,p=NMOS(W/L)=3
2、写出图2电路的节点1和2的逻辑表达式F1和F2(6分),并填写下表(5分)。
X
Y
Z
F1
F2
φ=0
0
0
1
0
1
0
φ=1
0
1
1
1
0
0
1
0
1
3、图3为CMOS电流源电路,当(W/L)2:
:
(W/L)1=2:
1,计算Io:
Ir(4分)
图3MOS恒流源
2008/2009学年第_一学期期{末}考试卷A
一.填空(1分×15=15分)
1、集成度提高的三个主要技术因素是器件尽寸缩小,()及芯片集成效率结构和工艺设计改进提高。
2、衡量一个TTL电路静态特性好坏的参数主要有噪声容限、负载能力、()。
3、增强型NMOS管其UGS和UGD满足()时,则该管饱和。
4、带缓冲级的CMOS门电路,输出驱动能力仅由该输出端的MOS晶体管特性决定,与各输入端所处的()。
5、齐纳二极管反向击穿电压具有()温度系数。
6、在模拟IC的横向PNP管中,基区宽度减小会使β增大,使CE之间的穿通电压VPT()。
7、差模放大器放大有用的()信号,对各种共模信号具有良好的共模
抑制作用。
β、VBE、,ICEO随温度的变化会造成零点漂移及噪声,这些变化均是()信号。
8、影响双极差模放大器的输入失调电压的主要因素是(),
其输入失调电压的温漂与失调电压本身成()。
二问答题(53分)
1、图1为双极逻辑集成电路中NPN晶体管结构图,
(1)简述寄生晶体管对NPN管的影响(4分)
(3)工艺上如何减小有源寄生效应(5分)。
(共9分)
图1
2、
(1)画出标准TTL与非门逻辑电路图(3分)。
(2)简述当输入为高电平时的工作原理(要说明各个管子的工作状态并标出每个基极和集电极的电位)(6分)。
(3)5管单元TTL与非门电路比标准TTL与非门做了那些改进,提高了那些性能(5分)。
(共14分)
3、肖特基嵌位晶体管与普通晶体管相比有什么特点(6分)?
STTL与非门电路比6管单元TTL与非门电路作了那些改进(2分)?
提高了电路的什么性能(2分)?
带来了那两个缺点(4分)?
(共14分)
4、
(1)画出互补CMOS反相器电路图(2分)
(2)简述其工作原理(6分)。
(3)要使反相器噪容最大、输出波形对称需满足什么条件(2分)(共10分
5、模拟IC中对扩散电阻器的要求是什么?
(3分)
6、说出差分放大器输入失调电流的定义。
(3分)
三综合题(32分)
1、设计一个互补CMOS逻辑电路,实现
逻辑功能
并设计每个器件的宽长比使输出波形对称。
(12分)
与之匹配的基本反相器器件尺寸为:
n=NMOS(W/L)=1.5,p=NMOS(W/L)=3
2、写出图2电路的节点1和2的逻辑表达式F1和F2(6分),并填写下表(4分)。
A
B
C
F1
F2
φ=0
0
0
1
0
1
0
φ=1
1
0
0
1
0
1
(图2)
3、图3为CMOS电流源电路,假设两个管子的工艺参数相同,
(1)推导Io:
Ir的关系(8分);
(2)计算当(W/L)2:
:
(W/L)1=5:
1时Io:
Ir的值(2分)。
(10分)
图3MOS恒流源
2008/2009学年第_二学期期{末}考试卷B
一.填空(1分×15=15分)
1、互补MOS逻辑集成电路由下拉网络和上拉网络组成,其中上拉网络为()器件,下拉网络为()器件。
2、双极型半导体IC以()作为有源器件,MOS型IC以MOS场效应晶件管作为有源器件。
把双极和CMOS相容工艺称为()工艺。
3、集成度提高的三个主要技术因素是(),()及芯片集成效率(结构和工艺设计改进)提高。
4、衡量一个TTL电路静态特性好坏的参数主要有噪声容限、负载能力、()。
5、增强型NMOS管其UGS(),则该管截止;增强型PMOS管其UGS(),则该管导通。
6、N沟器件的好处是电子表面迁移率比空穴表面迁移率(),所以NMOS电路的工作速度比PMOS电路()
7、带缓冲级的CMOS门电路,输出驱动能力仅由该输出端的()决定,与各输入端所处的()。
8、差模放大器放大有用的()信号,对各种共模信号具有良好的共模抑制作用。
β、VBE、ICEO随温度的变化会造成零点漂移及噪声,这些变化均是()信号。
二问答题(56分)
1、图1为双极逻辑集成电路中NPN晶体管结构图,
(1)画出其中的寄生晶体管位置、寄生晶体管和NPN晶体管的电连接电路图。
(4分),
(2)简述寄生晶体管对NPN管的影响(6分)
(3)工艺上如何减小有源寄生效应(5分)。
(共15分)
图1
2、
(1)画出标准TTL与非门逻辑电路图(6分)。
(2)5管单元TTL与非门电路比标准TTL与非门做了那些改进,提高了那些性能(6分)。
(共12分)
3、肖特基嵌位晶体管与普通晶体管相比有什么特点(8分)?
STTL与非门电路比6管单元TTL与非门电路作了那些改进(2分)?
提高了电路的什么性能(2分)?
带来了那两个缺点(4分)?
(共16分)
4、
(1)画出互补CMOS反相器电路图(3分)
(2)要使反相器噪容最大、输出波形对称需满足什么条件(4分)(共7分
5、模拟IC中对扩散电阻器的要求是什么?
(3分)
6、说出差分放大器输入失调电流的定义。
(3分)
三综合题(29分)
1、设计一个互补CMOS逻辑电路,实现
逻辑功能
并设计每个器件的宽长比使输出波形对称。
(14分)
与之匹配的基本反相器器件尺寸为:
n=NMOS(W/L)=1.5,p=NMOS(W/L)=3
2、写出图2电路的节点1和2的逻辑表达式F1和F2(6分),并填写下表(5分)。
A
B
C
F1
F2
φ=0
0
0
1
0
1
0
φ=1
0
1
1
1
0
0
1
0
1
3、图3为CMOS电流源电路,当(W/L)2:
:
(W/L)1=2:
1,计算Io:
Ir(4分)
图3MOS恒流源
2009/2010学年第_一学期期{末}考试卷A
一、填空(每空一分,共20分)
1、集成度提高的三个主要技术因素是(),()及芯片集成效率结构和工艺设计改进提高。
2、双极型半导体IC以()作为有源器件,MOS型IC以MOS场效应晶件管作为有源器件。
把双极和CMOS相容工艺称为()工艺。
3、互补MOS逻辑集成电路由下拉网络和上拉网络组成,其中上拉网络为()器件,下拉网络为()器件。
4、衡量一个TTL电路静态特性好坏的参数主要有噪声容限、负载能力、()。
5、增强型PMOSFET满足(),则该管饱和;增强型NMOSFET管满足(),则该管工作在可变电阻区,沟道两头都是()的,其沟道电阻与其宽长比成()比。
6、N沟器件的好处是电子表面迁移率比空穴表面迁移率(),所以NMOS电路的工作速度比PMOS电路()
7、带缓冲级的CMOS门电路,输出驱动能力仅由该输出端的()决定,与各输入端所处的()。
8、差模放大器放大有用的()信号,对各种共模信号具有良好的共模抑制作用。
β、VBE、ICEO随温度的变化会造成零点漂移及噪声,这些变化均是()信号。
差模放大器输入失调电压的温漂与输入失调电压本身成()比
9、模拟IC对元件参数的精度和()要求较高,因此在版图和工艺设计中需重视对元件的()设计
二问答题(50分)
1、图1为双极逻辑集成电路中NPN晶体管结构图,
(1)画出其中的寄生晶体管位置、寄生晶体管和NPN晶体管的电连接电路图。
(4
(2)当NPN管工作于饱和区时寄生晶体管工作在什么区?
简述理由。
对集成电路有影响吗?
(6分)
(3)工艺上如何减小有源寄生效应(4分)。
(共14分)
图1
2、
(1)画出标准TTL与非门逻辑电路图(3分)。
(2)简述当输入为高电平时的工作原理(要说明各个管子的工作状态并标出每个基极和集电极的电位)(6分)。
(3)STTL与非门电路比6管单元TTL与非门电路作了那些改进(2分)?
提高了电路的什么性能(2分)?
(共13分)
3、
(1)画出互补CMOS反相器电路图(2分)
(2)简述其工作原理(6分)。
(3)要使反相器噪容最大、输出波形对称需满足什么条件?
设计最小特征尺寸为0.5微米,µn/µP=2时器件尺寸(4分)(共12分)
4、如何提高差分放大器的共模抑制比?
(6分)
5、模拟IC中对扩散电阻器的要求是什么?
(3分)
6、说出差分放大器输入失调电流的定义。
(2分)
三综合题(30)
1、设计一个互补CMOS逻辑电路,实现
逻辑功能
并设计每个器件的宽长比使输出波形对称。
(12分)
与之匹配的基本反相器器件尺寸为:
n=(W/L)NMOS=1.5,p=(W/L)PMOS=3
2、写出图2电路的节点1和2的逻辑表达式F1和F2(6分),并填写下表(4分)。
(共10分)
图2
A
B
C
F1
F2
φ=0
0
0
1
0
1
0
φ=1
0
1
1
1
0
1
3、图3为CMOS电流源电路,设三个MOS管的VGS=1V,器件M1的宽长比(W/L)0=n,工作在饱和区,计算要使IO2:
IO1:
IREF=3:
2:
1,则三个器件的宽长比(W/L)2、(W/L)1、各为多少?
图3MOS恒流源
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- IC 原理 习题