单片机原理与接口技术(第3版)-第8章单片机简介.ppt.pptx
- 文档编号:12101185
- 上传时间:2023-06-04
- 格式:PPTX
- 页数:94
- 大小:3.28MB
单片机原理与接口技术(第3版)-第8章单片机简介.ppt.pptx
《单片机原理与接口技术(第3版)-第8章单片机简介.ppt.pptx》由会员分享,可在线阅读,更多相关《单片机原理与接口技术(第3版)-第8章单片机简介.ppt.pptx(94页珍藏版)》请在冰点文库上搜索。
单片机原理与接口技术,单片机原理与接口技术(第3版).李晓林.电子工业出版社,返回目录,10/14/2019,1,第8章C8051F020单片机简介,本章教学要求了解C8051F020单片机的结构组成和性能特点。
了解C8051F020单片机的各种片内模拟及数字外设。
了解C8051F020单片机的交叉开关配置、系统复位和JTAG接口在系统调试。
通过一个应用实例介绍C8051F020单片机应用系统的硬件和软件设计。
单片机原理与接口技术(第3版).李晓林.电子工业出版社,返回目录,10/14/2019,2,本章目录,C8051F020单片机概述C8051F020的结构和性能CIP-51TMCPU的性能片内存储器中断定时/计数器可编程数字I/O和交叉开关可编程计数器阵列串行端口12位A/D转换器8位A/D转换器D/A转换器和比较器JTAG调试和边界扫描交叉开关配置I/O端口低端口优先权交叉开关译码器,8.2.3高端口系统时钟源系统复位及初始化上电复位掉电复位外部复位“看门狗”定时器复位初始化设置JTAG接口在系统调试C8051F020单片机应用系统设计实例系统结构硬件设计软件设计思考题与习题8,单片机原理与接口技术(第3版).李晓林.电子工业出版社,返回目录,10/14/2019,3,8.1C8051F020单片机概,单片机原理与接口技术(第3版).李晓林.电子工业出版社,返回目录,10/14/2019,4,述80C51系列单片机及其衍生产品在我国乃至全世界范围获得了非常广泛的应用。
单片机领域的大部分研发人员都熟悉80C51单片机,各大专院校都采用80C51系列单片机作为教学模型。
随着单片机的不断发展,市场上出现了很多高速、高性能的新型单片机,基于标准8051内核的单片机正面临着退出市场的境地。
为此,一些半导体公司开始对传统8051内核进行大的构造,主要是提高速度和增加片内模拟及数字外设,以期大幅度提高单片机的整体性能。
其中美国Cygnal公司推出的C8051F系列单片机就是一款完全集成的混合信号系统级MCU(MicroControllerUni,微控制单元),它使得以8051为内核的单片机上了一个新台阶。
本章以C8051F020为例,向读者简要介绍新型单片机的性能,并给出一个应用系统设计实例。
单片机原理与接口技术(第3版).李晓林.电子工业出版社,返回目录,10/14/2019,5,8.1C8051F020单片机概述,C8051F020的结构和性能C8051F020单片机的主要特性:
高速、流水线结构的8051兼容的CIP-51内核(可达25MIPS)全速、非侵入式的在系统片内JTAG调试接口真正12位(C8051F020/1)或10位(C8051F022/3)、100ksps的8通道ADC,带PGA和模拟多路开关真正8位500ksps的ADC,带PGA和8通道模拟多路开关两个12位DAC,具有可编程数据更新方式64K字节可在系统编程的FLASH存储器,单片机原理与接口技术(第3版).李晓林.电子工业出版社,返回目录,10/14/2019,6,C8051F020的结构和性能4352(4096+256)字节的片内RAM可寻址64K字节地址空间的外部数据存储器接口硬件实现的SPI、SMBus/I2C和两个UART串行接口5个通用的16位定时/计数器具有5个捕捉/比较模块的可编程定时/计数器阵列片内“看门狗”定时器、VDD监视器和温度传感器C8051F020具有64个数字I/O引脚(C8051F020/2)或32个数字I/O引脚(C8051F021/3),引脚功能见表8-1,单片机原理与接口技术(第3版).李晓林.电子工业出版社,返回目录,10/14/2019,7,单片机原理与接口技术(第3版).李晓林.电子工业出版社返回目录,图为C8051F020原理结构图,8.1.1C8051F020的结构和性能,10/14/2019,8,CIP-51TMCPU的性能与8051完全兼容C8051F020系列器件使用SiliconLabs的专利CIP-51微控制器内核。
CIP-51与MCS-51TM指令集完全兼容,可以使用标准803x/805x的汇编器和编译器进行软件开发。
CIP-51内核具有标准8052的所有外设部件,包括:
5个16位的定时/计数器两个全双工UART256字节内部RAM128字节特殊功能寄存器(SFR)地址空间8/4个字节宽的I/O端口,单片机原理与接口技术(第3版).李晓林.电子工业出版社,返回目录,10/14/2019,9,速度提高CIP-51采用流水线结构,与标准的8051结构相比指令执行速度有很大的提高。
在一个标准的8051中,除MUL和DIV以外所有指令都需要12或24个系统时钟周期,最大系统时钟频率为1224MHz。
而对于CIP-51内核,70%的指令的执行时间为1或2个系统时钟周期,只有4条指令的执行时间大于4个系统时钟周期。
增加的功能扩展的中断系统向CIP-51提供22个中断源(标准8051只有7个中断源),允许大量的模拟和数字外设中断微控制器。
MCU可有多达7个复位源:
一个片内VDD监视器、一个“看门狗”定时器、一个时钟丢失检测器、一个由比较器0提供的电压检测器、一个软件强制复位、CNVSTR引脚及/RST引脚。
图8-2所示为C8051F020复位电路框图。
单片机原理与接口技术(第3版).李晓林.电子工业出版社,返回目录,10/14/2019,10,8.1.2CIP-51TMCPU的性能,单片机原理与接口技术(第3版).李晓林.电子工业出版社返回目录,8.1.2CIP-51TMCPU的性能,C8051F020复位电路框图,-存储器,单片机原理与接口技术(第3版).李晓林.电子工业出版社,返回目录,10/14/2019,12,8.1.3片内存储器,CIP-51有标准的8051程序和数据地址配置。
C8051F020中的CIP-51还另有位于外部数据存储器地址空间的4K字节的RAM块和一个可用于访问外部数据存储器的外部存储器接口(EMIF)。
这个片内的4K字节RAM块可以在整个64K外部数据存储器地址空间中被寻址(以4K为边界重叠)。
外部数据存储器地址空间可以只映射到片内存储器、只映射到片外存储器、或两者的组合(4K以下的地址指向片内,4K以上的地址指向EMIF)。
EMIF可以被配置为地址/数据线复用方式或非复用方式。
MCU的程序存储器包含64K字节的FLASH。
该存储器以512字节为一个扇区,可以在系统编程,且不需特别的外部编程电压。
图8-3所示为C8051F020片内存储器结构图。
8.1.3片内存储器,单片机原理与接口技术(第3版).李晓林.电子工业出版社,返回目录,10/14/2019,13,C8051F020片内存储器结构图,单片机原理与接口技术(第3版).李晓林.电子工业出版社返回目录,8.1.3片内存储器表8-2为CIP-51系统控制器中的全部SFR,10/14/2019,单片机原理与接口技术(第3版).李晓林.电子工业出版社返回目录,8.1.4中断CIP-51包含一个扩展的中断系统,支持22个中断源,10/14/2019,15,8.1.4中断,单片机原理与接口技术(第3版).李晓林.电子工业出版社,返回目录,10/14/2019,16,8.1.5定时/计数器C8051F020内部有5个定时/计数器:
其中三个16位定时/计数器与标准8051中的定时/计数器兼容,还有两个16位自动重装载定时器可用于ADC、SMBus、UART1或作为通用定时器使用。
这些定时/计数器可以用于测量时间间隔,对外部事件计数或产生周期性的中断请求。
定时器0和定时器1几乎完全相同,有四种工作方式。
定时器2增加了一些定时器0和定时器1中所没有的功能。
定时器3与定时器2类似,但没有捕捉或波特率发生器方式。
定时器4与定时器2完全相同,可用作UART1的波特率发生源。
单片机原理与接口技术(第3版).李晓林.电子工业出版社,返回目录,10/14/2019,17,8.1.5定时/计数器当工作在定时器方式时,定时/计数器寄存器在每个时钟周期加1。
时钟周期为系统时钟除以1或系统时钟除以12,由CKCON中的定时器时钟选择位(T4M-T0M)指定。
每个时钟周期为12个时钟的选项提供了与标准8051系列的兼容性。
需要更快速定时器的应用可以使用每个时钟周期1个时钟的选项。
当作为计数器使用时,所选择的引脚上出现负跳变时定时/计数器寄存器加1。
对事件计数的最大频率可达到系统时钟频率的四分之一。
输入信号不需要是周期性的,但在一个给定电平上的保持时间至少应为两个完整的系统时钟周期,以保证该电平能够被采样。
单片机原理与接口技术(第3版).李晓林.电子工业出版社,返回目录,10/14/2019,18,8.1.6可编程数字I/O和交叉开关C8051F020系列MCU具有标准8051的端口(0、1、2和3)。
在F020/2中有4个附加的端口(4、5、6和7),因此共有64个通用I/O端口。
每个I/O端口引脚都可以被配置为推挽或漏极开路输出。
数字交叉开关是一个大的数字开关网络,允许将内部数字系统资源映射到P0、P1、P2和P3的I/O端口引脚。
可通过设置交叉开关控制寄存器将片内的定时/计数器、串行总线、硬件中断、ADC转换启动输入、比较器输出以及微控制器内部的其它数字信号配置到I/O端口引脚上。
这一特性允许用户根据自己的特定应用选择通用I/O端口和所需数字资源的组合。
图8-4所示为C8051F020数字交叉开关原理框图。
单片机原理与接口技术(第3版).李晓林.电子工业出版社,返回目录,10/14/2019,19,单片机原理与接口技术(第3版).李晓林.电子工业出版社返回目录,8.1.6可编程数字I/O和交叉开关,10/14/2019,单片机原理与接口技术(第3版).李晓林.电子工业出版社返回目录,8.1.7可编程计数器阵列,除了5个16位的通用定时/计数器之外,C8051F020MCU系列还有一个片内可编程定时/计数器阵列(PCA)。
PCA包括一个专用的16位定时/计数器时间基准和5个可编程的捕捉/比较模块。
时间基准的时钟可以是下面的六个时钟源之一:
系统时钟/12、系统时钟/4、定时器0溢出、外部时钟输入(ECI)、系统时钟和外部振荡源频率/8。
每个捕捉/比较模块都有六种工作方式:
边沿触发捕捉、软件定时器、高速输出、频率输出、8位脉冲宽度调制器和16位脉冲宽度调制器。
PCA捕捉/比较模块的I/O和外部时钟输入可以通过数字交叉开关连到MCU的端口I/O引脚。
图8-5所示为C8051F020PCA原理框图。
10/14/2019,21,单片机原理与接口技术(第3版).李晓林.电子工业出版社返回目录,8.1.7可编程计数器阵列,单片机原理与接口技术(第3版).李晓林.电子工业出版社,返回目录,C8051F020系列MCU内部有两个增强型全双工UART、SPI总线和SMBus/I2C。
每种串行总线都完全用硬件实现,都能向CIP-51产生中断,因此需要很少的CPU干预。
这些串行总线不“共享”定时器、中断或端口I/O等资源,所以可以同时使用任何一个或全部。
图8-6所示为UART原理框图。
图8-7所示为SPI总线原理框图。
图8-8所示为SMBus/I2C原理框图。
8.1.8串行端口,10/14/2019,23,单片机原理与接口技术(第3版).李晓林.电子工业出版社返回目录,图8-6所示为UART原理框图,单片机原理与接口技术(第3版).李晓林.电子工业出版社返回目录,图8-7所示为SPI总线原理框图,单片机原理与接口技术(第3版).李晓林.电子工业出版社返回目录,图8-8所示为SMBus/I2C原理框图,8.1.912位A/D转换器C8051F020/1有一个片内12位SARADC(ADC0),一个9通道输入多路选择开关和可编程增益放大器。
该ADC工作在100ksps的最大采样速率时可提供真正的12位精度,INL为1LSB。
图8-9所示为12位ADC0的功能框图。
ADC完全由CIP-51通过特殊功能寄存器控制。
有一个输入通道被连到内部温度传感器,其它8个通道接外部输入。
8个外部输入通道的每一对都可被配置为一对差分输入或两个单端输入。
单片机原理与接口技术(第3版).李晓林.电子工业出版社,返回目录,10/14/2019,27,8.1.912位A/D转换器可编程增益放大器接在模拟多路选择器之后,增益可以用软件设置,从0.5到16以2的整数次幂递增。
A/D转换有4种启动方式:
软件命令、定时器2溢出、定时器3溢出和外部信号输入。
这种灵活性允许用软件事件、外部硬件信号或周期性的定时器溢出信号触发转换。
转换结束由一个状态位指示,或者产生中断(如果中断被使能)。
在转换完成后,转换结果数据字被锁存到两个特殊功能寄存器中。
这些数据字可以用软件控制为左对齐或右对齐。
单片机原理与接口技术(第3版).李晓林.电子工业出版社,返回目录,10/14/2019,28,单片机原理与接口技术(第3版).李晓林.电子工业出版社返回目录,8.1.912位A/D转换器,单片机原理与接口技术(第3版).李晓林.电子工业出版社,返回目录,8.1.108位A/D转换器,C8051F020有一个片内8位SARADC(ADC1),一个8通道输入多路选择器和可编程增益放大器。
该ADC工作在500ksps的最大采样速率时可提供真正的8位精度,INL为1LSB。
有8个用于测量的输入端。
ADC1完全由CIP-51通过特殊功能寄存器控制。
ADC0的电压基准可以在模拟电源电压(AV+)和一个外部VREF引脚之间选择。
图8-10所示为8位ADC1的功能框图。
10/14/2019,30,单片机原理与接口技术(第3版).李晓林.电子工业出版社返回目录,8.1.108位A/D转换器,图8-108位ADC1的功能框图,单片机原理与接口技术(第3版).李晓林.电子工业出版社,返回目录,8.1.11D/A转换器和比较器,C8051F020/1/2/3系列MCU内部有两个12位D/A转换器(DAC)和两个比较器。
MCU与每个DAC和比较器之间的数据和控制接口都是通过特殊功能寄存器实现。
MCU可以将任何一个DAC或比较器置于低功耗关断方式。
图8-11所示为DAC和比较器原理框图。
比较器的回差电压可以用软件编程。
每个比较器都能在上升沿、下降沿或在两个边沿都产生中断,这些中断能将MCU从休眠方式唤醒。
比较器的输出状态可以用软件查询,可通过设置交叉开关将比较器的输出接到端口I/O引脚。
10/14/2019,32,单片机原理与接口技术(第3版).李晓林.电子工业出版社返回目录,8.1.11D/A转换器和比较器,DAC为电压输出方式,有灵活的输出更新机制,既可以用软件命令更新,也可以用定时器溢出事件触发更新。
C8051F020/2的DAC之电压基准由专用的VREFD输入引脚提供,而C8051F021/3的DAC之电压基准由器件内部的电压基准提供。
DAC在作为比较器的参考电压或为ADC差分输入提供偏移电压时非常有用。
10/14/2019,33,8.1.12JTAG调试和边界扫描JTAG是一个用来对芯片进行检查和调试的4线接口,是由JTAG(JointTestActionGroup,联合测试行为组织)制定的一种国际标准测试协议。
JTAG主要应用于芯片内部电路的边界扫描测试(检查芯片引脚因虚焊等造成的接触不良问题)和可编程芯片的在线系统编程。
具有JTAG接口的芯片是在芯片内部的各个管脚上放置锁存器,然后串起来构成移位寄存器,可以监控芯片管脚的输入和输出,实现芯片的在线调试。
也就是利用JTAG可以控制CPU内核,每个CPU都可以成为自己的“仿真器”。
单片机原理与接口技术(第3版).李晓林.电子工业出版社,返回目录,10/14/2019,34,C8051F020系列具有片内JTAG边界扫描和调试电路,为生产和测试提供完全的边界扫描功能,通过4脚JTAG接口并使用安装在最终应用系统中的产品器件就可以进行非侵入式、全速的在系统调试。
使用SiliconLabs集成开发环境,可以观察或修改存储器、寄存器和堆栈指示器,可以设置断点和观察点,支持单步执行。
调试系统可由C8051F266应用目标板、RS-232/JTAG接口模块EC(EmulationCartridge)和一台PC机(运行SiliconLabs集成开发环境)组成。
JTAG接口模块的RS-232端口与PC相连,JTAC端口与目标板的4脚JTAC口连接。
单片机原理与接口技术(第3版).李晓林.电子工业出版社,返回目录,10/14/2019,35,8.1.12JTAG调试和边界扫描,8.2交叉开关配置,单片机原理与接口技术(第3版).李晓林.电子工业出版社,返回目录,10/14/2019,36,通过设置交叉开关控制寄存器,可将片内的定时/计数器、串行总线、硬件中断、ADC转换启动输入、比较器输出以及微控制器内部的其它数字信号配置到P0、P1、P2和P3的I/O端口引脚上。
8.2.1I/O端口C8051F020的低端口(P0、P1、P2和P3)既可以按位寻址也可以按字节寻址,高端口(P4、P5、P6和P7)只能按字节寻址。
C8051F020/1/2/3器件有大量的数字资源需要通过4个低端I/O端口P0、P1、P2和P3才能使用。
P0、P1、P2和P3中的每个引脚既可定义为通用的端口I/O(GPIO)引脚,又可以分配给一个数字外设或功能(例如:
UART0或/INT1),但其中只有端口1的引脚可以用做ADC1的模拟输入,如图8-4所示。
系统设计者控制数字功能的引脚分配,只受可用引脚数的限制。
这种资源分配的灵活性是通过使用优先权交叉开关译码器实现的。
不管引脚被分配给一个数字外设或是作为通用I/O,总是可以通过读相应的数据寄存器得到端口I/O引脚的状态。
单片机原理与接口技术(第3版).李晓林.电子工业出版社,返回目录,10/14/2019,37,8.2交叉开关配置,8.2交叉开关配置8.2.2低端口优先权交叉开关译码器优先权交叉开关译码器,也称“交叉开关”,按优先权顺序将低端口P0P3的引脚分配给片内数字外设(UART、SMBus、PCA、定时器等)。
端口引脚的分配顺序从P0.0开始,可以一直分配到P3.7。
图8-12为优先权交叉开关译码表,为数字外设分配端口引脚的优先权顺序由高到低为UART0最高,CNVSTR最低。
图中P1MDIN=0xFF指端口1被配置为数字输入方式。
单片机原理与接口技术(第3版).李晓林.电子工业出版社,返回目录,10/14/2019,38,单片机原理与接口技术(第3版).李晓林.电子工业出版社返回目录,8.2.2低端口优先权交叉开关译码器,低端口优先权交叉开关译码器交叉开关的控制功能XBR0、XBR1和XBR2是3个交叉开关配置寄存器,位于特殊功能寄存器区的E1E3地址中,将片内数字外设配置到I/O端口,是通过对这3个寄存器的配置完成的。
当交叉开关配置寄存器XBR0、XBR1和XBR2中外设的对应使能位被设置为逻辑“1”时,交叉开关将端口引脚分配给外设。
图8-13、图8-14、图8-15分别为XBR0、XBR1、XBR2端口I/O交叉开关寄存器0、1、2的每位功能说明。
使用时,P0P3端口中所有未被交叉开关分配的引脚都可以作为通用I/O(GPI/O)引脚,通过读或写相应的端口数据寄存器访问,而被交叉开关分配的那些端口引脚的输出状态受使用这些引脚的数字外设的控制。
单片机原理与接口技术(第3版).李晓林.电子工业出版社,返回目录,10/14/2019,40,8.2.2低端口优先权交叉开关译码器不管交叉开关是否将引脚分配给外设,读一个端口数据寄存器(或端口位)将总是返回引脚本身的逻辑状态。
交叉开关寄存器被正确配置后,可通过将XBARE(XBR2.6)设置为逻辑“1”来使能交叉开关。
而在XBARE被设置为逻辑“1”之前,端口P0P3的输出驱动器被明确禁止,以防止对交叉开关寄存器和其它寄存器写入时在端口引脚上产生争用。
被交叉开关分配给输入信号(例如RX0)的引脚所对应的输出驱动器应被明确禁止;以保证端口数据寄存器和PnMDOUT寄存器的值不影响这些引脚的状态.,单片机原理与接口技术(第3版).李晓林.电子工业出版社,返回目录,10/14/2019,41,2配置端口引脚的输出方式C8051F020的所有I/O引脚都可配置为漏极开路或推挽输出方式和弱上位,图示为端口I/O单元原理图。
在XBARE(XBR2.6)被设置为逻辑“1”之前,端口P0P3的输出驱动器保持禁止状态。
每个端口引脚的输出方式都可被配置为漏极开路或推挽方式,缺省状态为漏极开路方式。
推挽方式向端口数据寄存器中的相应位写逻辑“0”将使端口引脚被驱动到GND,写逻辑“1”将使端口引脚被驱动到VDD。
漏极开路方式向端口数据寄存器中的相应位写逻辑“0”将使端口引脚被驱动到GND,写逻辑“1”将使端口引脚处于高阻状态。
单片机原理与接口技术(第3版).李晓林.电子工业出版社,返回目录,10/14/2019,42,8.2.2低端口优先权交叉开关译码器,单片机原理与接口技术(第3版).李晓林.电子工业出版社返回目录,8.2.2低端口优先权交叉开关译码器端口P0P3引脚的输出方式由PnMDOUT寄存器中的对应位决定。
为逻辑“1”时,配置为推挽方式;为逻辑“0”时,配置为漏极开路方式,不管交叉开关是否将端口引脚分配给某个数字外设,端口引脚的输出方式都受PnMDOUT寄存器控制。
8.2.2低端口优先权交叉开关译码器3配置端口引脚为数字输入通过设置输出方式为“漏极开路”并向端口数据寄存器中的相应位写1将端口引脚配置为数字输入。
例如,设置P3MDOUT.7为逻辑“0”并设置P3.7为逻辑“1”,即可将P3.7配置为数字输入。
如果一个端口引脚被交叉开关分配给某个数字外设,并且该引脚的功能为输入(例如UART0的接收引脚RX0),则该引脚的输出驱动器被自动禁止。
单片机原理与接口技术(第3版).李晓林.电子工业出版社,返回目录,10/14/2019,44,低端口优先权交叉开关译码器外部中断(IE6和IE7)除了外部中断/INT0和/INT1(其引脚由交叉开关分配)之外,P3.6和P3.7可被配置为边沿触发的中断源,用IE6CF(P3IF.2)和IE7CF(P3IF.3)位可以将这两个中断源配置为下降沿或上升沿触发。
弱上拉每个端口引脚都有一个内部弱上拉部件,在引脚与VDD之间提供阻性连接(约100k),在缺省情况下该上拉器件被使能。
弱上拉部件可以被总体禁止,通过向弱上拉禁止位(WEAKPUD,XBR2.7)写“1”实现。
当任何引脚被驱动为逻辑“0”时,弱上拉自动取消,即输出引脚不能与其自身的上拉部件冲突。
单片机原理与接口技术(第3版).李晓林.电子工业出版社,返回目录,10/14/2019,45,6配置P1端口的引脚为模拟输入P1端口的引脚可以用作ADC1模拟多路开关的模拟输入(AIN.7:
0)。
通过向P1MDIN寄存器中的对应位写“0”即可将端口引脚配置为模拟输入。
将一个端口引脚配置为模拟输入的过程如下:
禁止引脚的数字输入路径。
这可以防止在引脚上的电压接近VDD/2时消耗额外的电源电流。
读端口数据位将返回逻辑“0”,与加在引脚上的电压无关。
禁止引脚的弱上拉部件。
使交叉开关在为数字外设分配引脚时跳过该引脚。
注意:
被配置为模拟输入的引脚的输出驱动器并没有被明确地禁止。
被配置为模拟输入的引脚所对应的P1MDOUT位应被设置为逻辑“0”(漏极开路方式),对应的端口
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 单片机 原理 接口 技术 简介 ppt