低功耗微处理器系统的设计和动态电压缩放中文 1.docx
- 文档编号:12070789
- 上传时间:2023-06-04
- 格式:DOCX
- 页数:12
- 大小:104.75KB
低功耗微处理器系统的设计和动态电压缩放中文 1.docx
《低功耗微处理器系统的设计和动态电压缩放中文 1.docx》由会员分享,可在线阅读,更多相关《低功耗微处理器系统的设计和动态电压缩放中文 1.docx(12页珍藏版)》请在冰点文库上搜索。
低功耗微处理器系统的设计和动态电压缩放中文1
低功耗微处理器系统的设计和动态电压缩放
摘要:
本文介绍了设计一个低功耗的微处理器系统,可以运行在1.1V-3.3V之间。
动态电压缩放的响应使处理器在运行时动态地改变其工作电压,下面将提交并附上一份说明该系统的设计和方法。
此外,更深入的讨论快取记忆体系统。
1.介绍
我们的设计目标是实施低功耗微处理器的嵌入式系统。
据估计,该处理器使用0.6毫米CMOS管在1.1V/8MHz消耗1.8mW和在3.3V/100MHz消耗220mW。
本文论述了系统设计,对缓存进行优化和处理器的动态电压缩放(DVS)的能力。
在CMOS设计中,能源的流动方程如下:
其中C是开关电容和V的工作电压。
如图.系统设计中,第二节涉及完整的微处理器系统,而不仅仅是处理器的核心。
基准套件的目的是为DVS准嵌入式系统,是在第三节。
第四节讨论的问题涉及实施DVS,而第五节提出了深入的讨论缓存设计。
这个基本目标是迅速调整处理器的工作电压在运行时的最低水平的性能。
通过不断适应不同性能需求的应用使能源效率最大化。
二者的主要区别是我们的设计和的“强膊”是功率/性能指标:
我们的系统目标是超低功耗与性能和适度的“强膊”能耗指标和高性能。
这几乎是相同的“强膊”。
2.系统概述
为了有效地优化系统的能源,就必须考虑到所有的重要组成部分:
如果其他所需的主要能源消费量很少则有利于优化微处理器核心要素。
为此我们有包括微处理器核心,数据高速缓存,处理器总线和外部SRAM在设计中,如图1所示。
能源消费量的I/O系统(未显示)是完全依赖应用程序和设备,因此超出了我们的工作范围。
预期的电力分配系统见图2。
图1:
系统框图
图2:
系统的能耗击穿
为了减少存储系统能源消耗,我们使用一个高度优化的SRAM设计。
这是32的数据位宽,只需要一台设备就可激活每一个通道。
由于需要多种设备来激活每一个通道计划使用多个窄宽度不同的静态存储器,造成了大量增加的能源消耗。
若数据处理器能处理多重上同位线的数据,就可以减轻高引脚数的32位内存设备的问题,。
我们使用自定义设计的高效率非线性开关稳压器中产生动态电源电压在1.1V和3.3V之间。
一个有效的监管机构是至关重要的一个有效的系统,因为所有的能源消耗都通过监管渠道。
切换时,3.3V至1.1V,一个线性稳压器将只实现了3倍的能源节约,而不是设计所提供的12倍的减少。
阈值电压(VT)显著影响能源和性能的CMOS电路。
我们的设计采用了0.8V实现平衡的性能和能源消耗。
相比之下,使用的0.35V电压,从而以增加静态功率消耗为代价而提高性能。
空闲时,消耗20mW,处理器在运行时为20MHz。
空闲时这是预测的耗电量,估计我们的处理器将消耗200兆瓦,一个数量级的改善。
3.基准
我们的基准套件目标是PDA和嵌入式的应用。
基准套房不适合我们的使用,因为它们是首批面向目标高性能工作站的需求。
此外,目标设备的命令为1MB的内存,并且缺乏许多系统所需要的支持的重量级基准;运行SPEC95我们的目标设备只会是不切实际的。
我们认为以下六个基准在嵌入式系统充分代表了一系列的工作量:
•音频解密
•MPEG解码
•用户界面
•口译
•Web浏览器
•原始绘制图形
在以上文字中,我们已经执行了前三个及其特点的摘要列于表3。
“空闲时间”代表了部分系统的空闲时间,利用DVS的算法。
在“公交活动”一栏的报告中的一部分活跃周期的外部处理器总线是一个很重要的数据,其作用优化了缓存系统。
缓存架构用来生成表3是在第5节讨论。
作为一个例子,图4显示一个事件,这是用来帮助程序DVS的特点分析。
每个脉冲的MPEG帧之一,指出了大量的工作过程和必要的框架。
在此示例中,有一个固定的帧速率,可用于计算最优的处理器速度为每帧,假定只有一个悬而未决的帧在任何特定时间。
表3:
基准表征
图4:
MPEG冲击图
4.动态电压缩放
处理器的能力称为动态电压缩放(DVS),运作时来改变它的执行电压。
这种能力使处理器运行在最佳能源/效率点,可多达80%的一些应用程序实现了显着节能。
本节讨论DVS的设计考虑,并说明它如何影响建筑业绩评价。
DVS结合了两种方程的亚微米CMOS设计:
从软件的角度,我们已经远离抽象的电压参数,并指定作业点在
,实际使用的电压是由反馈环路推动下一个简单的环形振荡器。
主要原因是缓解这种设计的硬件实现;幸运的是,同时还介绍了最有用的软件接口。
我们的系统适用于一个动态电压到整个系统,以实现节省所有组成部分的能源。
这是可能的,不过需要使用多个独立的供电电压,以满足独立的子系统性能需求。
接口与DVS不相容的外部元件的设计,我们使用自定义级别转换电路。
执行DVS需要适用电压调度算法。
这些算法,在第4.2节讨论,监测目前和预期的国家的制度,以确定最佳的工作电压(频率)。
4.1能源/绩效评价根据DVS
DVS准能影响我们分析建筑权衡。
作为一个例子,我们运用MPEG基准从第3款分析能源消耗。
本示例假定一个32位的存储系统,这是一个有效的假设高性能系统,但不一定对所有嵌入式设计有用。
MPEG基准是22%,闲置时,运行在100MHz的使用32位ARM指令集。
DVS让我们尽量减少工作电压,以填补不必要的闲置时间。
用一阶近似,这会减少能源消费的40%,减缓处理器时钟的点空闲时间为零。
从这个出发点,我们认为,适用的Thumb指令集,和基准。
由于减少了功能,执行一些指令增加了约18%,增加了能源消散在处理器核心,以及执行任务的时间。
这个例子将得到两个重要的结论。
第一,增加了工作拖延直接关系到增加能源:
DVS暴露了权衡能源和性能。
第二,增加延迟影响到整个系统(核心和缓存),而不仅仅是一个片段:
至关重要的是,有关增加能源每次操作适用于整个系统。
图5列出六个指标越过三个配置运行的MPEG标准。
这三个配置是:
•文件:
78MHz的使用32位指令。
•指标:
78兆赫使用的Thumb指令。
•调整:
使用92兆赫的Thumb指令。
图5:
DVS
在“基地”的配置代表了MPEG基准运行32位代码,如上面所讨论。
其说明了中间影响的16位的架构不增加时钟速度。
由于内存带宽减少所造成的较小的代码尺寸使能源消费量的高速缓存(见图5)减少。
能源的核心略有上升。
总体而言,能源减少约10%。
延迟所造成的增加扩大指令流推动处理器的使用率超过100%。
由于这一原因,包括MPEG应用将无法处理的视频帧,所以速度不够快。
这个“调整”的配置代表了处理器的速度增加,必须保持此性能。
增加电压而引起的时钟频率需要信息每次正确地操作整个系统。
可以看出,能源节约:
在16位架构提升整体能源消耗。
尽管在所有情况下没有能源节约效率,以上的指令集可有效的处理一些任务借助于非线性电压缩放。
如果基系统最初是运行在一个非常低电压,例如,增加必要的处理器速度不会显着提高每次作业使用的能源。
因此会影响整体的系统的能耗降低。
4.2电压调度
为了有效控制DVS,因为电压调度允许优化处理器时钟速率,它是用来动态调整处理器速度和电压调度复杂的调度任务。
电压调度分析当前和过去状态的系统,以预测未来的工作量和处理器。
基础的电压调度程序是简单的技术,定期分析系统利用率是全球一级的。
如果前面的时间间隔大于50%的活跃,例如,该算法可以提高处理器速度和电压下一个时间间隔。
分析效力调度技术在各种工作量。
区间调度的优点是易于实现,但它往往难以正确预测未来的工作量。
最近,为基础的电压调度程序调查已经开始进入线程,这需要知识的个人线程期限和计算所需的。
鉴于这类信息,线程的调度可以计算的最佳速度和电压设置,从而最大限度地减少能源消耗。
抽样截止时间为基础的电压调度图给出了图6:
图6:
电压调度图
4.3电路层次
在电路方面,有两种类型的组件受到不利影响DVS:
复杂的逻辑门和记忆意义放大器。
复杂的逻辑门,如8声道的NAND盖茨,是实施一个CMOS晶体管链将有不同的相对滞后的电压是不同的。
此外,内存放大器很敏感,它们的模拟性质是必要的检测电压波动小的存储单元。
尽可能这些电压敏感电路可避免,但是在某些情况下,如在缓存CAM设计所述,最好是重新设计所需的元件。
这些组成部分的重新设计往往是效率不高或低于原始版本运行时的固定电压。
5.高速缓存设计
本节描述的设计是缓存系统,这是一个16kB统一的32路联合读分配回写高速缓存的32字节缓存器。
缓存中的一个重要组成部分的优化,它消耗大约33%的系统功耗,是中央对系统性能。
我们的主要设计目标是优化低功耗,同时保持性能;缓存分析是基于局部电容基准估计和汇总统计。
我们16kB缓存分为16个1kB块。
缓存几何是非常相似的“强膊”,有分裂16kB/16kB指令/数据高速缓存。
其他功能即32路联想CAM的阵列也是类似的。
在“强膊”设计中,缓存消耗大约47%的系统功耗。
5.1基本缓存结构
我们已经发现,一种基于CAM的高速缓存设计(执行是在图7)比传统组相联组织两方面的动力和性能更有效率(图8)。
与传统的设计相比最根本的缺陷是多个标记和数据报必须同时保持相同的周期时间。
因此,将是极有能源效率;我们估计,能量的32路联合设计相比是一个2路联合传统设计。
图7:
实施CAM的高速缓存设计
图8:
传统组相联高速缓存设计
设计已经过修改,CAM的两个主要方面:
•窄记忆库:
最根本的SRAM数据块对我们的设计是组织作为一个2字×128排座,而不是8字×32行块。
•抑制标记检查:
背靠背访问映射到相同的缓存行不会触发多个标记检查。
128块行组织的缓存数据被选定,主要是因为一大块宽度将增加能源每次访问数据块。
块宽度8字,例如,需要取8字访问是一种浪费,因为只有一个或两个的这些话还勉强可以。
狭义块宽度不正常的物理布局增加总缓存区;但是,能源是我们的首要关注的问题。
有两个自然低界块宽度。
首先,物理实施的SRAM块有着内在的最小宽度2字。
第二,ARM8架构有能力的双指令存取带宽和数据内容,它适合于一个200字执行。
不必要的标记检查会浪费能源,是抑制的时间顺序访问的相同的高速缓存行。
使用地址所提供的信号处理器核心和少量的访问位,这种情况可以发现不完整的地址比较。
模拟显示大约46%的标记检查,避免了8字的高速缓存行的大小。
对个人指令和数据流,61%和8%分别阻止标记检查。
5.2几何法高速缓存
高速缓存行的大小广泛影响着能源效率;我们的分析(图9)表明,一个8字的大小是按照最适合我们的工作量。
鉴于1kB块大小,我们的结合是成反比线大小:
一个8字线为32路(1kB/8字=32路)。
此外,规模较小的缓存线产生更少外部总线交通,消耗更少的能源。
能源的数据存储实际上是不断地虽然有轻微的变化所造成的更新。
图9:
能源击穿
我们执行回写高速缓存以尽量减少外部总线流量。
模拟表明,写高速缓存将增加外部总线流量约4倍,越来越多的能量占整个系统的27%。
我们没有发现任何可以观察到的性能两者之间的差额。
5.3相关工作
大多数的低功耗缓存文献提出改进的标准结合缓存模型图8。
高速缓存设计间接执行的概念,分为库和连续缓冲。
2字块大小的库是我们记忆中类似的2字子库。
标记检查抑制类似行缓冲。
提出一种技术,降低能源的CAM为有效结合的并行标记比较和修改内部制造块。
6.结论
本文介绍了实施低功耗动态电压缩放(DVS)微处理器。
我们的分析涵盖了整个微处理器系统,包括内存层次结构和处理器核心。
我们使用自定义基准套件适合我们的目标应用:
便携式嵌入式系统。
动态电压缩放使我们的处理器运行效率不限制最大峰值性能。
了解流体能量之间的关系和性能是至关重要的。
一类新的算法称为电压调度都需要有效地控制DVS。
最大限度地减少能源消耗,我们发现凸轮的缓存设计更多的能源效率比传统的组相联的配置。
感谢
这项工作是由DARPA的和合作高级RISC机器公司(亚美尼亚)的支持。
作者要感谢埃里克安德森,金,汤姆杜鲁门的校对帮助。
7.References
[1]ARM8Data-Sheet,DocumentNumberARMDDI0080C,AdvancedRISCMachinesLtd,July1996.
[2]T.BurdandR.Brodersen,“EnergyEfficientCMOSMicroprocessorDesign,”Proc.28th
HawaiiInt’lConf.onSystemSciences,1995.
[3]A.Chandrakasan,A.Burstein,R.Brodersen,“ALow-PowerChipsetforaPortableMultimediaI/OTerminal,”IEEEJournalofSolid-StateCircuits,Vol.29,No.12,December1994.
[4]L.Goudge,S.Segars,“Thumb:
reducingthecostof32-bitRISCperformanceinportableandconsumerapplications,”Forty-FirstIEEEComputerSocietyInternationalConference,1996.
[5]K.Govil,E.Chan,H.Wasserman,“Comparingalgorithmsfordynamicspeed-settingofalowpower
CPU,”Proc.oftheFirstAnnualInt’lConf.onMobileComputingandNetworking,1995.
[6]P.Hicks,M.Walnock,andR.Owens,“AnalysisofPowerConsumptioninMemoryHierarchies,”
Proc.1997Int’lSymp.onLowPowerElectronicsandDesign.
[7]T.Ishihara,H.Yasuura,“VoltageSchedulingProblemforDynamicallyVariableVoltageProcessors,”Proc.1998Int’lSymp.onLowPowerElectronicsandDesign.
[8]T.Juan,T.Lang,J.Navarro,“ReducingTLBPowerRequirements,”Proc.1997Int’lSymp.on
LowPowerElectronicsandDesign.
[9]M.KambleandK.Ghose,“AnalyticalEnergyDissipationModelsForLowPowerCaches,”
Proc.1997Int’lSymp.onLowPowerElectronicsandDesign.
[10]T.Kuroda,et.al.,“VariableSupply-VoltageSchemeforLow-PowerHigh-SpeedCMOSDigital
Design,”IEEEJournalofSolid-StateCircuits,Vol.33,No.3,March1998.
[11]J.Montanaro,et.al.,“A160Mhz32b0.5WCMOSRISCMicroprocessor,”1996IEEEInt’l
Solid-StateCircuitsConf.
[12]T.PeringandR.Brodersen,“EnergyEfficientVoltageSchedulingforReal-TimeOperating
Systems,”4thIEEEReal-TimeTechnologyandApplicationsSymposium,1998,WorksInProgressSession.
[13]T.Pering,T.Burd,andR.W.Brodersen,“TheSimulationandEvaluationofDynamicVoltage
ScalingAlgorithms,”Proc.1998Int’lSymp.onLowPowerElectronicsDesign.
[14]A.Stratakos,S.Sanders,R.Brodersen,“AlowvoltageCMOSDC-DCconverterforaportable
battery-operatedsystem,”25thAnnualIEEEPowerElectronicsSpecialistsConference,1994.
[15]C.SuandA.Despain,“CacheDesignsforEnergyEfficiency,”Proc.28thHawaiiInt’lConf.
onSystemSciences,1995.
[16]M.Viredaz,“Itsy:
AnOpenPlatformforPocketComputing,”presentationfromDigitalEquipmentCorporation’sWesternResearchLaboratory.
[17]M.Weiser,“Somecomputerscienceissuesinubiquitouscomputing,”Communicationsofthe
ACM,Vol.36,July1993.
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 低功耗微处理器系统的设计和动态电压缩放中文 功耗 微处理器 系统 设计 动态 电压 缩放 中文