DSP综合课程设计格式.docx
- 文档编号:10970828
- 上传时间:2023-05-28
- 格式:DOCX
- 页数:16
- 大小:705.91KB
DSP综合课程设计格式.docx
《DSP综合课程设计格式.docx》由会员分享,可在线阅读,更多相关《DSP综合课程设计格式.docx(16页珍藏版)》请在冰点文库上搜索。
DSP综合课程设计格式
DSP综合课程设计
2FSK调制解调的实现
组号:
姓名:
高晓宇
学号:
201120109102
指导老师:
黄宇老师
日期:
2014-6-16
1、目的和意义
1、地位和作用
FSK(Frequency-shiftkeying)频移键控:
利用载频频率变化来传递数字信息,是信息传输中使用得较早的一种调制方式。
主要优点:
1、实现起来较容易
2、抗噪声与抗衰减的性能较好。
3、3、在中低速数据传输中得到了广泛的应用。
2、目的和任务:
通过本课程的实践,能进一步掌握高级语言程序设计基本概念,掌握基本的程序设计方法;通过设计一个完整的小型程序,初步掌握开发软件所需的需求定义能力、功能分解能力和程序设计能力、代码调试技能;学习编写软件设计文档;为未来的软件设计打下良好的基础。
利用所学知识,设计一个基于DSP的二进制频移键控(2FSK)调制解调系统。
了解掌握2FSK调制与解调原理,熟悉Protel99、CCS2.2等软件开发环境,完成对2FSK调制与解调电路设计和仿真,分析仿真结果。
二、内容与要求
(一)课程设计内容
1、绘制具备AD功能的DSP最小系统电路图
2、设计2FSK调制的DSP程序,并给出相应的仿真结果。
3、设计2FSK解调的DSP程序,并给出相应的仿真结果。
(二)课程设计要求
1、了解和熟悉DSP综合试验箱的结构原理和设置;存储器、逻辑控制等模块的原理和配置。
2、开发工具:
熟悉DSP开发系统的连接;进一步熟悉CCS2.2开发环境的使用方法。
3、DSP结构:
进一步熟悉DSP的硬件构造,特别是DSP外围存储单元及接口电路的设计。
4、DSP最小系统设计:
绘制DSP最小系统电路图:
外围存储器及ADC电路的设计。
5、2FSK调制及解调:
理解2FSK调制及解调的原理,设计2FSK调制及解调的方案,给出具体的实现思路。
6.FIR滤波器:
计算FIR实现所需的参数。
7.FIR滤波器实现:
编写FIR滤波器实现的DSP程序。
8.2FSK调制及解调实现:
给出2FSK调制及解调实现流程图,编写相关DSP实现程序。
9.仿真:
验证2FSK调制及解调的DSP程序,给出相应的仿真结果。
10.完成课程设计报告:
分析系统设计仿真结果,结合相关知识,写出不低于15页的课程设计报告。
三、原理
(一)硬件部分
1、电源电路
为了降低芯片功耗,C54x系列芯片大部分都采用低电压设计,并且采用双电源供电。
内核电源CVDD:
采用1.8V,主要为芯片的内部逻辑提供电压,包括CPU、时钟电路和所有的外设逻辑。
I/O电源DVDD:
采用3.3V,主要供I/O接口使用。
可直接与外部低压器件接口,而无需额外的电平变换电路。
2、复位电路
1、定义
当系统上电后,RS引脚应至少保持5个时钟周期稳定的低电平,以确保数据、地址和控制线的正确配置。
复位后(RS回到高电平),CPU从程序存储器的FF80H单元取指,并开始执行程序。
2、复位方式
5402有3种复位方式:
上电复位、手动复位、自动复位、软件复位。
前三种是通过硬件电路实现的复位,后一种是通过指令方式实现的复位。
3、时钟电路
(1)作用
时钟电路为系统提供一个工作节拍。
(2)分类
5402的外部参考时钟信号可由有源晶振或无源晶振两种方式提供。
当系统中要求多个不同频率的时钟信号时,首选有源晶振;若采用有源晶振,只需将晶振的输出连接至X2/CLKIN引脚,x1引脚不接任何器件和电压;
当系统中使用单一时钟信号时,可选择无源晶振。
若采用无源晶振,则要将晶振的引脚与5402的xl和X2/CLKIN引脚连接。
(3)频率的确定
5402内部的锁相环(PLL)电路,使其工作时钟频率为外部参考时钟的(0.25一15)倍。
PLL时钟模式有硬件配置和软件配置两种方式。
硬件配置是指系统复位时,CPU通过自动检测5402的CLKMDl、CLKMD2、CLKMD3三个引脚的状态,来决定工作时钟与外部参考时钟倍数关系的方式。
软件配置是指系统复位后,通过软件改变PLL寄存器CI。
KMD的内容达到调整工作时钟频率的方式。
优点:
由于5402的内部指令周期较高,因此常常通过使用其片内的PLL降低片外时钟频率,来提高系统的稳定性。
4、存储器扩展
5402片内有4k×16bits的ROM和16k×16bits的DARAM。
程序存储器
用户的程序不能直接写在片上ROM上,一般来说,应该在片外扩展存储器用来存放用户的程序代码。
数据存储器
在系统运行中,DSP往往要做大量的数据处理工作,经常有一些采集到的或生成的数据需要及时进行存储或调用,因此当片上16k的DARAM不够用时,需要外部扩展数据存储器。
5、JTAG电路
在系统中,通过JTAG测试口访问和调试DSP芯片。
标准JTAG测试端口包括4个必选引脚和一个可选的异步JTAG的复位引脚TRST,分别是工作模式选择引脚TMS,串行数据输入引脚TDI,串行数据输出引脚TDO,端口工作时钟引脚TCK。
TCK:
测试时钟
TDI:
测试数据输入
TDO:
测试数据输出
TMS:
测试方式选择
TRST#:
测试复位引脚
EMU0:
仿真中断引脚0
EMU1:
仿真中断引脚1
6、DSP
DSP功能
一、实现FIR滤波
二、2FSK的调制与解调
7、CPLD电路
电路作用
1、作为控制部件,接收DSP发出的信号,经逻辑判断后,驱动诸如电机、发光二极管等器件。
2、进行DSP地址的扩展。
8、AD电路和DA电路
(1)AD电路
(2)DA电路
9、音频电路
(2)软件部分
(二)软件部分
1、基本原理
2FSK:
二进制移频键控
用载波频率的变化来表征被传信息的状态的,被调载波的频率随二进制序列0、1状态而变化,即载频为时代表传0,载频为时代表传1。
2、2FSK调制原理
2FSK信号的产生通常有两种方式:
(1)频率选择法;
(2)载波调频法。
频率选择法
产生的2FSK信号为两个彼此独立的载波振荡器输出信号之和,在二进制码元状态转换(或)时刻,2FSK信号的相位通常是不连续的,不利于已调信号功率谱旁瓣分量的收敛。
载波调频法
在一个直接调频器中产生2FSK信号,这时的已调信号出自同一个振荡器,信号相位在载频变化时始终是连续的,这将有利于已调信号功率谱旁瓣分量的收敛,使信号功率更集中于信号带宽内。
2FSK调制就是把输人数字序列变成适合于信道传输的变频正弦波-----2FSK的DSP实现关键就是产生正弦或余弦波形。
产生正弦波的方法有差分迭代法、泰勒级数展开法、查表法等多种方法。
3、调制算法:
2FSK调制采用查表法,可以实现较好的实时性,特别适用于通信载波的生成。
在DSP的程序存储空间,使用Q15定点数格式在[0,2π]上以2π/N的相位间隔固化N点正弦值,以供查表(这些值可由MATLAB软件首先计算好),在此取N=16。
这样对于F0和F1的取样间隔分别为:
使用DSP定时器T0,用来实现对数据解调DAC输出速率的控制。
这样,如要实现12Kbps的数传输速率,需要将DSP定时器T0的溢出率设置为192KHz。
4、解调原理:
FSK有多种方法解调:
包络检波法、相干解调、鉴频、过零检测、差分检波。
非相干方式:
相干方式:
四、系统实现
1、系统结构
2、DSP最小系统框图
4、电路图设计
(1)电路原理图
(2)PCB版图设计
3、程序设计
4、调试结果
五、收获和心得体会
经过这些天的努力,我们较好的完成了设计任务,通过此次课程设计,我再次认识到了自学的重要性,以及学以致用的道理。
我在图书馆查阅了大量的资料,同时也认识到了图书馆的重要作用。
通过此次的抢答器的设计,让我重新拾起了以前所学习的电子知识,及我觉得此次设计让我更加巩固了所学的知识并在设计的过程中学会了与时俱进,克服了编程的枯燥感,让我受益匪浅。
在今后的学习过程中,应该多到图书馆看一些专业方面的书籍,以丰富自己的知识。
也使我加深了对及DSP接口技术的理解和应用,由于知识水平的局限,设计中可能会存在着一些不足,我真诚的接受老师和同学的批评和指正。
在这个过程中,我也曾经因为实践经验的缺乏失落过,也曾经仿真成功而热情高涨。
生活就是这样,汗水预示着结果也见证着收获,劳动是人类生存生活永恒不变的话题。
虽然这只是一次的极简单的课程制作,可是平心而论,也耗费了我们不少的心血,这就让我不得不佩服专门搞DSP开发的技术前辈,才意识到老一辈对我们社会的付出,为了人们的生活更美好,他们为我们社会所付出多少心血啊!
但当课程设计完成时,那感觉是甜蜜的,没有耕耘,哪来得收获的喜悦,不懂付出怎么能知道回报的快乐,一分耕耘一分收获,有付出才会有回报,就在这样的痛与快乐的交换中,我学到了知识,学到了做人的道理。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- DSP 综合 课程设计 格式