数电资料.docx
- 文档编号:10664477
- 上传时间:2023-05-27
- 格式:DOCX
- 页数:9
- 大小:67.68KB
数电资料.docx
《数电资料.docx》由会员分享,可在线阅读,更多相关《数电资料.docx(9页珍藏版)》请在冰点文库上搜索。
数电资料
数值转换
1.10100102=(52)16。
2.1111000011112=(3855)10。
3.34710=()2。
4.679.810=()8421BCD。
5.01100001.000001018421BCD=()10。
门电路
1.当二输入异或门的输入端电平()(相同,不相同)时,其输出为1。
2.当用两输入与门的一个输入端传输信号时,作为控制端的另一端应加(高)电平。
3.异或门可看作1的()(奇、偶)数检测器。
4.三态门输出为高阻状态时,(B)是正确的说法。
(a)用电压表测量指针不动(b)相当于悬空
(c)电压不高不低(d)测量电阻指针不动
5.以下电路中可以实现“线与”功能的有(C):
(a)与非门(b)三态输出门(c)集电极开路门
函数化简
6.逻辑函数
的反函数
(),对偶函数
()。
7.逻辑函数
的反函数
(),对偶函数
()。
8.化简
9化简
10逻辑函数
的最小项之和的形式
()。
6.将标准与或表达式F(A,B,C)=Σm(0,2,7,6)改写为标准或与表达式为()。
7如题12所示真值表,则对应的与或逻辑表达式为()。
题12真值表
ABC
F
000
001
010
011
100
101
110
111
0
1
0
1
0
1
0
1
8用卡诺图化简法求出逻辑函数F(A,B,C,D)=Σm(0,2,3,4,6,8,10,11,12,14)的最简与或式。
9.用卡诺图表示下面的逻辑函数。
10.化简下列函数:
F(A,B,C,D)=Σm(0,3,4,7,11)+Σd(8,9,12,13,14,15)
组合逻辑电路的分析步骤
组合逻辑电路的分析简单来说就是根据给定的逻辑电路得到与之对应的逻辑功能。
其分析步骤如下:
(1)根据给定的逻辑电路,写出输出逻辑函数表达式
(2)化简逻辑电路的输出逻辑函数表达式
(3)根据化简后的输出逻辑函数表达式列出真值表
(4)由真值表确定电路的逻辑功能
其中最后一步是整个分析过程中的难点。
1、已知逻辑电路如图4-3所示,分析该电路的逻辑功能。
(奇偶判别电路)
图4-3
组合逻辑电路的一般设计步骤
组合逻辑电路的设计简单来说就是根据给定的逻辑功能得到与之对应的逻辑电路。
它是组合逻辑电路分析的逆过程。
根据需要,设计出合适的组合逻辑电路应该遵循的基本步骤如下:
(1)将实际逻辑问题进行逻辑抽象,确定输入、输出变量;分别对输入、输出变量进行逻辑赋值,即确定0、1的具体含义;最后根据输出与输入之间的逻辑关系列出真值表。
(2)根据真值表写出相应的逻辑函数表达式。
(3)将逻辑函数表达式化简,并转换成所需要的形式。
(4)根据最简逻辑函数表达式画出逻辑电路图。
其中第一步是整个设计过程中的难点。
2、用门电路设计一个三变量“多数表决电路”。
3译码器74ls138的逻辑功能、输出表达式、真值表
4某组合逻辑电路的真值表如表4-18所示,试用译码器74LS138和与非门设计该逻辑电路。
ABC
SC
000
001
010
011
100
101
110
111
00
10
10
01
10
01
01
11
表4-18例4-13真值表
6、LED七段数码管分共极和共-极两种;若选中的显示译码器输出为高电平有效,则应选用共极的数码管。
5、74LS151的逻辑功能如下:
(1)G=1时,数据选择器被禁止,无论地址变量取何值,输出Y总是等于0。
(2)G=0时:
6、用一片八选一数据选择器74LS151实现全加器
5某汽车驾驶员培训班结业考试,有三名评判员,其中A为主评判员,B、C为副评判员,评判时,按照少数服从多数原则,但若主评判员认为合格也可以通过。
试用74LS138和与非门实现此功能的逻辑电路。
触发器
2.JK触发器在()时可以直接置1,在()时可以直接清0。
3.JK触发器处于翻转时输入信号的条件是(D)
(a)J=0,K=0(b)J=0,K=1
(c)J=1,K=0(d)J=1,K=1
4.J=K=1时,边沿JK触发器的时钟输入频率为120Hz。
Q输出为(C)。
(a)保持为高电平(b)保持为低电平
(c)频率为60Hz波形(d)频率为240Hz波形
5.JK触发器在CP作用下,要使Qn+1=Qn,则输入信号必为(A)。
(a)J=K=0(b)J=Qn,K=0
(c)J=Qn,K=Qn(d)J=0,K=0
6.下列触发器中,没有约束条件的是(BD)。
(a)基本RS触发器(b)主从JK触发器
(c)钟控RS触发器(d)边沿D触发器
7.JK触发器的四种同步工作模式分别为()。
8.某JK触发器工作时,输出状态始终保持为1,则可能的原因有(BD)。
(a)无时钟脉冲输入(b)异步置1端始终有效
(c)J=K=0(d)J=1,K=0
8已知逻辑电路和输入信号如习题5.7图所示,画出各触发器输出端Q1、Q2的波形。
设触发器的初始状态均为0。
5.10集成JK触发器的电路图如习题5.10图所示。
画出输出端QB的波形。
设触发器的初始状态均为0。
计数器
1.74LS161是()(同步,异步)()(二,十六)进制加计数器。
2.74LS161的清零端是()(高电平,低电平)有效,是()(同步,异步)清零。
3.74LS161的置数端是()(高电平,低电平)有效,是()(同步,异步)置数。
4.异步清零时与时钟脉冲()(有关,无关);同步置数时与时钟脉冲()(有关,无关)。
5.74LS161的进位信号RCO为一个()(正,负)脉冲;在()条件下产生进位信号。
6.在()条件下,74LS161的输出状态保持不变。
(a)CLR=1(b)LD=1(c)ET=0EP=0(d)ET·EP=0
7.74LS161进行正常计数时,每来一个时钟脉冲()(上升沿,下降沿),输出状态加计数一次。
8.74LS161进行正常计数时,相对于时钟脉冲而言,其输出Q0是()分频输出,Q1是()分频输出,Q2是()分频输出,输出Q3是()分频输出,进位信号RCO是()分频输出。
20.采用两片74LS161,按照异步方式构成多进制计数器时,如果将低位片的进位信号RCO直接连接到高位片的时钟脉冲输入端,这样构成的是()进制计数器。
6.8采用反馈清零法,利用74LS161构成同步10进制加法计数器,并画出其输出波形。
6.9采用反馈置数法,利用74LS161构成同步加法计数器,其计数状态为1001~1111。
6.19利用两片74LS161构成同步70进制加法计数器,要求采用两种不同的方法。
时序电路
1.分析图示电路工作原理,并画出输出波形图
存储器
1.存储器中可以保存的最小数据单位是()。
(a)比特(b)字节(c)字
2.指出下列存储器各有多少个基本存储单元?
多少个存储单元?
多少个字?
字长?
(a)2K×8位()()()()
(b)256×2位()()()()
(c)1M×4位()()()()
3.ROM是()存储器。
(a)非易失性(b)易失性
(c)读/写(d)以字节组织的
4.数据通过()存储在存储器中。
(a)读操作(b)启动操作
(c)写操作(d)寻址操作
5.RAM给定地址中存储的数据在()情况下会丢失。
(a)电源关闭(b)数据从该地址读出
(c)在该地址写入数据(d)答案(a)和(c)
6.具有256个地址的存储器有( )地址线。
(a)256条(b)6条(c)8条(d)16条
7.可以存储256字节数据的存储容量是( )。
(a)256×1位(b)256×8位
(c)1K×4位 (d)2K×1位
D/AA/D
1.D/A转换器的转换特性,是指其输出()(模拟量,数字量)和输入()(模拟量,数字量)之间的转换关系。
2.如果D/A转换器输入为n位二进制数Dn-1Dn-2…D1D0,Kv为其电压转换比例系数,则输出模拟电压为()。
5.已知D/A转换电路中,当输入数字量为10000000时,输出电压为6.4V,则当输入为01010000时,其输出电压为( )。
1.A/D转换器的转换过程通过()、()、()和()四个步骤完成。
6.已知A/D转换器的分辨率为8位,其输入模拟电压范围为0~5V,则当输出数字量为10000001时,对应的输入模拟电压为(
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 资料