基于dds的任意波形设计课程设计报告Word格式文档下载.docx
- 文档编号:8434043
- 上传时间:2023-05-11
- 格式:DOCX
- 页数:15
- 大小:308.77KB
基于dds的任意波形设计课程设计报告Word格式文档下载.docx
《基于dds的任意波形设计课程设计报告Word格式文档下载.docx》由会员分享,可在线阅读,更多相关《基于dds的任意波形设计课程设计报告Word格式文档下载.docx(15页珍藏版)》请在冰点文库上搜索。
-文首次提出了以全数字技术,从相位概念出发直接合成所需波形的一种新的频率合成原理。
限于当时的技术和器件水平,它的性能指标尚不能与已有的技术相比,故未受到重视。
近10年间,随着微电子技术的迅速发展,直接数字频率合成器(DirectDigitalFrequencySynthesis简称DDS或DDFS)得到了飞速的发展,它以有别于其它频率合成方法的优越性能和特点成为现代频率合成技术中的姣姣者。
具体体现在相对带宽宽、频率转换时间短、频率分辨率高、输出相位连续、可产生宽带正交信号及其他多种调制信号、可编程和全数字化、控制灵活方便等方面,并具有极高的性价比。
DDS基本原理图如图1所示,DDS由相位累加器,波形存储器,数模转换器DAC及低通滤波器组成。
在一个系统时钟周期内,相位累加器将前一次的累加值与频率控制字相加,得到新的累加值,将新的累加值作为地址,从波形数据存储器中读取信号的幅度值,送入D/A转换器将数字信号转换为模拟信号,最后再经低通滤波器生成需要波形。
图1DDS的基本原理图
相位累加器由N位加法器与N位累加寄存器级联构成。
每来一个时钟脉冲fc,加法器将频率控制字K与累加寄存器输出的累加相位数据相加,把相加后的结果送至累加寄存器的数据输入端。
累加寄存器将加法器在上一个时钟脉冲作用后所产生的新相位数据反馈到加法器的输入端,以使加法器在下一个时钟脉冲的作用下继续与频率控制字相加。
这样,相位累加器在时钟作用下,不断对频率控制字进行线性相位累加。
相位累加器在每一个时钟脉冲输入时,把频率控制字累加一次,相位累加器输出的数据就是合成信号的相位,相位累加器的溢出频率就是DDS输出的信号输出频率fo为:
fo=K×
fc/2N。
用相位累加器输出的数据作为波形存储器(ROM)的相位取样地址,这样就可把存储在波形存储器内的波形抽样值(二进制编码)经查找表查出,完成相位到幅值转换。
波形存储器的输出送到D/A转换器,D/A转换器将数字量形式的波形幅值转换成所要求合成频率的模拟量形式信号。
低通滤波器用于滤除不需要的取样分量,以便输出频谱纯净的正弦波信号。
2.2系统的总体设计
2.2.1本设计的技术指标
根据题目要求,设计要求的波形发生器要求幅值范围在-10V~+10V分辨率可达到0.01Hz,频率范围0~15MHz,可以输出正弦波,方波,三角波三种波形。
2.2.2系统方案
本设计采用的是直接数字法设计波形发生器中的基于相位累加器的数字频率合成法。
这种结构主要由相位累加器、数据存储器、D/A转换器、低通滤波器组成,它是一种全新的直接数字合成方式。
图2基于相位累加器的直接数字合成结构图
在此设计中的基于DDS技术的信号发生器,是通过用单片机编程将控制字并行送入DDS芯片AD9850,然后由AD9850产生波形输出(详见AD9850原理)。
在此基础上加入单片机、滤波器和一个微分电路就可实现我们所要的波形了。
要想实现我们想要的频率和幅度值,因为在DDS系统中决定频率大小的是频率控制字,所以我们可以通过键盘由用户键入十进制数,再由单片机编程控制将十进制转化成对应的二进制,然后送入AD9850产生波形。
而幅值是通过调幅电路实现的。
2.3.3系统原理图
综合各种因素,可以得到系统的基本框图如下:
图3系统总框图
此系统主要由键盘、外围接口电路、AT89C51、DDS芯片AD9850及调幅电路几部分组成。
3、单元电路设计
3.1单片机的选择
现在单片机种类比较多,在本设计中我们单片机选择AT89C51型号。
图4AT89C51单片机结构框图
AT80C51包括7个部分:
1.中央处理器(CPU)2.数据存储器(RAM)3.程序存储器(ROM)4.定时器/计数器5.并行I/O口6.串行口7.中断控制系统。
AT89C51的信号引脚介绍:
AT89C51是标准的40引脚双列直插式集成电路芯片,引脚排列请参见图5。
(a)信号引脚介绍
P0.0~P0.7:
P0口8位双向口线。
P1.0~P1.7:
P1口8位双向口线。
P2.0~P2.7:
P2口8位双向口线。
P3.0~P3.7:
P3口8位双向口线。
ALE:
地址锁存控制信号。
在系统扩展时,ALE用于控制把P0口输出的低8位地址锁存器锁存起来,以实现低位地址和数据的隔离。
此外由于ALE是以晶振六分之一的固定频率输出的正脉冲,因此可作为外部时钟或外部定时脉冲使用。
:
外部程序存储器读选通信号。
在读外部ROM时
有效(低电平),以实现外部ROM单元的读操作。
访问程序存储控制信号。
当
信号为低电平时,对ROM的读操作限定在外部程序存储器;
而当
信号为高电平时,则对ROM的读操作是从内部程序存储器开始,并可延至外部程序存储器。
RST:
复位信号。
当输入的复位信号延续2个机器周期以上高电平即为有效,用以完成单片机的复位初始化操作。
XTAL1和XTAL2:
外接晶体引线端。
当使用芯片内部时钟时,此二引线端用于外接石英晶体和微调电容;
当使用外部时钟时,用于接外部时钟脉冲信号。
VSS:
地线。
VCC:
+5V电源。
图5AT89C51引脚图
(b)信号引脚的第二功能
由于芯片集成度较高,芯片的引脚数目是有限制的。
AT89C51把芯片引脚数目限定为40条,但单片机为实现其功能所需要的信号数目却远远超过此数,因此我们把一些信号引脚赋以双重功能。
下面介绍一些信号引脚的第二功能。
引脚
第二功能
信号名称
P3.0
RXD
串行数据接收
P3.1
TXD
串行数据发送
P3.2
外部中断0申请
P3.3
外部中断1申请
P3.4
T0
定时器/计数器0的外部输入
P3.5
T1
定时器/计数器1的外部输入
P3.6
外部RAM写选通
P3.7
外部RAM读选通
表1P3口线的第二功能
对于单片机各种型号的芯片,其引脚的第一功能信号是相同的,所不同的只在引脚的第二功能信号。
对于9、30和31三个引脚,由于第一功能信号与第二功能信号是单片机在不同工作方式下的信号,因此不会发生使用上的矛盾。
但是P3口的情况却有所不同,它的第二功能信号都是单片机的重要控制信号。
因此在实际使用时,都是先按需要用第二功能信号,剩下的才以第一功能的身份作数据位输入输出使用。
3.2DDS芯片AD9850的主要性能
AD9850是美国AD公司生产的最高时钟速率为125MHz,采用先进的CMOS技术制造出来的直接数字式频率合成器。
它具有频率分辨率高、输出频谱纯度高和快速频率转换等性能,同时,该器件还具有体积小、使用简便、性能价格比高的优点。
在便携式通信、雷达系统、跳频通信等领域具有广泛的应用前景。
AD9850的主要性能特点
(1)125MHz时钟速度
(2)集成在一块集成电路板上的高性能DAC和高速比较器
(3)在40MHz模拟输出时,DAC输出的SFDR>
50db
(4)32b频率控制字.
(5)简单的控制接口:
并行或串行输入形式
(6)具有相位调制能力。
(7)+3.3V或+5V电源均可工作。
(+5V时,380mW、125M时钟;
+3.3V时,155mW)
(8)功率下调功能.
(9)极小的28管脚表面封装形式
AD9850的管脚介绍
`
图6AD9850的引脚排列图
管脚功能说明:
CLKIN:
参考时钟输入,此时钟输入可以是连续的CMOS序列,也可以是经1/2电源电压偏置的模拟正弦波输入。
RSET:
是DAC外部电阻RSET连接处,此电阻设置了DAC输出电流的幅值,一般情况下Iout=10mA,Rset=3.9kΩ,Rset与Iout的关系式为
Iout=32×
1.248V/Rset。
AGND:
模拟电路地(模拟电路有DAC和比较器)。
DGND:
数字电路地。
DVDD:
数字电路电源。
AVDD:
模拟电路电源。
W_CLK:
控制字输入时钟,在此时钟用来并行或串行输入频率或相位控制字。
FQ_UD:
频率更新时钟。
在此时钟的上升沿,DDS将刷新已输入到数据输入寄存器中的频率(或相位)字,使数据输入寄存器归零。
D0~D7:
8bits数据输入。
这是一个用于重复输入32bits频率和8bits相位/频率控制字的8bits数据端口,D7是高位,D0是最低位(25脚),它还是40bits串行数据输入端口。
RESRT:
重新设置。
这是整片重新设置功能,当此脚置高电平时,它清除(除输入寄存器)的所有寄存器,DAC的输出在一个追加的时钟T后变成COSO。
IOUT:
DAC的模拟电流输出。
IOUTB:
DAC的补充模拟电流输出。
DACBL:
DAC基准线,这是DAC基准电压参考。
VIN:
不转换电平输入,这是比较器的同相输入。
VINN:
转换电平输入,这是比较器的反相输入。
QOUT:
输出为真,这是比较器的真正输出。
QOUTB:
输出补充,这是比较器的补充输出。
AD9850的工作原理:
AD9850内含可编程DDS系统和高速比较器,能实现全数字编程控制的频率合成。
可编程DDS系统的核心是相位累加器,它由一个加法器和一个N位相位寄存器组成,N一般为24~32。
每来一个外部参考时钟,相位寄存器便以步长M递加。
相位寄存器的输出与相位控制字相加后可输入到正弦查询表地址上。
正弦查询表包含一个正弦波周期的数字幅度信息,每一个地址对应正弦波中0°
~360°
范围的一个相位点。
查询表把输入地址的相位信息映射成正弦波幅度信号,然后驱动DAC以输出模拟量。
相位寄存器每过2N/M个外部参考时钟后返回到初始状态一次,相应地正弦查询表每经过一个循环也回到初始位置,从而使整个DDS系统输出一个正弦波。
输出的正弦波周期TO=Tc2N/M,频率fout=Mfc/2N,Tc、fc分别为外部参考时钟的周期和频率。
AD9850采用32位的相位累加器将信号截断成14位输入到正弦查询表,查询表的输出再被截断成10位后输入到DAC,DAC再输出两个互补的电流。
DAC满量程输出电流通过一个外接电阻RSET调节,调节关系为ISET=32(1.248V/RSET),RSET的典型值是3.9kΩ。
将DAC的输出经低通滤波后接到AD9850内部的高速比较器上即可直接输出一个抖动很小的方波。
其系统功能如图8。
AD9850在接上精密时钟源和写入频率相位控制字之后就可产生一个频率和相位都可编程控制的模拟正弦波输出,此正弦波可直接用作频率信号源或经内部的高速比较器转换为方波输出。
在125MHz的时钟下,32位的频率控制字可使AD9850的输出频率分辨率达0.0291Hz;
并具有5位相位控制位,而且允许相位按增量180°
、90°
、45°
、22.5°
、11.25°
或这些值的组合进行调整。
AD9850的控制字与控制时序:
AD9850有40位控制字,32位用于频率控制,5位用于相位控制,1位用于电源休眠(Powerdown)控制,2位用于选择工作方式。
这40位控制字可通过并行方式或串行方式输入到AD9850,图7控制字并行输入的控制时序图,在并行装入方式中,通过8位总线D0⋯D7将可数据输入到寄存器,在重复5次之后再在FQ-UD上升沿把40位数据从输入寄存器装入到频率/相位数据寄存器(更新DDS输出频率和相位),同时把地址指针复位到第一个输入寄存器。
接着在W-CLK的上升沿装入8位数据,并把指针指向下一个输入寄存器,连续5个W-CLK上升沿后,W-CLK的边沿就不再起作用,直到复位信号或FQ-UD上升沿把地址指针复位到第一个寄存器。
在串行输入方式,W-CLK上升沿把25引脚的一位数据串行移入,先传低位,再传高位。
当移动40位后,用一个FQ-UD脉冲即可更新输出频率和相位。
图7控制字并行输入的时序图
控制字的计算:
(a)相位控制字的计算:
AD9850中40位控制字中有5位是用于相位控制的,所以,相位控制的精度为
,用二进制表示为00001,根据实际需要,设置不同的相位控制字,就可以实现精确的相位控制。
在本设计中输出的相移为90度,其相位控制字为:
01000。
(b)频率控制字的计算:
设输出信号的频率为fOUT,参考频率为CLKIN,AD9850的频率控制字为△phase,则三者之间的关系为:
△phase=(fOUT×
)/CLKIN
3.3AD9850与单片机的接口设计
AT89C51并行加载AD9850的接口电路如图8。
AD9850引脚1~4、25~28为8位数据线D0~D7,AD9850的频率/相位控制字一共有40位,采用并行加载方式时,需连续加载5次,其中,D7为最高位,D0为最低位,串行方式时,仅使用D7位(管脚25),AD9850引脚7WCLK是加载时钟,与引脚8FQUD配合,完成数据加载,FQUD为频率/相位更新控制,在FQUD的上升沿,DDS更新频率、相位,同时将指针指向第一个寄存器W0,CLKIN是AD9850的参考时钟,即芯片的工作时钟频率,可由晶振提供,本文中选择AD9850的时钟为125MHz。
AT89C51的P1.0~P1.7接AD9850的D0~D7,AT89C51的P3.1接AD9850的WCLK,AT89C51的P3.0接AD9850的FQUD。
图8AT89C51并行加载AD9850接口电路
3.3.1调幅电路的设计
在AD9850内集成的D/A转换器输出的信号需经低通滤波后才能得到我们想要的信号,AD9850内的D/A转换器是属于电流输出型的,而低通滤波器输入的信号是电压信号,这就需要在它们之间加入I/V转换电路(调幅电路)来实现电流和电压的转换。
I/V转换电路有多种方式,在这里我们使用双极性输出的I/V转换电路。
图9I/V转换电路
如图9所示为I/V转换电路,如果需要改变输出电压的极性,把VEF改变极性就能实现,因为VEF的极性决定了电流的流动方向。
所以电压输出的范围可以通过VREF来实现。
其输出电压公式为:
在本设计中AD9850中的D/A转换器输出的电流满量程输出为10mA,也即I/V转换电路的输入电流为10mA,要求输出的电压幅值为-10V~+10V,也即UO的输出范围为-10V~+10V。
在这里我们可以设
=500Ω,
=1kΩ,如果要求电压输出的范围为-10V~+10V,则
变化范围为0V~10V。
其详细对应关系见表2。
表2电流/电压对应表
VREF
UO
0V
-10V
5V
10V
10V
总之,I/V转换电路实现的功能有两个,一是实现I/V的转换,二是实现信号发生器的调幅功能。
3.3.2滤波电路的设计
在本设计中在低通滤波部分中,由于AD9850的输出时采样信号,因此它的输出频率遵循乃奎斯特采样定理,谱内既有基波信号又包含含有高频的谐波信号。
另外,DDS采用全新技术,不可避免有杂散干扰,直接影响输出信号的质量,为了滤除每次AD9850每次转换出现的杂波,我们在后级加上了30MHz的5阶巴特沃斯低通滤波器,使信号的失真度大大减少。
其电路图如图10
图105阶巴特沃斯低通滤波器
根据题目要求,所设计的低通滤波器元器件参数为R1=R2=100Ω,C1=C3=27PF,C2=82PF,L1=L2=0.68uH。
3.3.2功率放大电路的设计
AD9850输出信号的电流约为10mA,输出阻抗50Ω,电压≤0.5V,驱动能力较弱,为此必须经过功率放大电路驱动后才能向绕组输出扫频信号。
对于功率放大部分,选择集成宽带高性能运算放大器AD811。
AD811为电流反馈性宽带运放,其单位增益带宽很宽,±
15V供电情况下,-3dB带宽达到100MHz,适合本系统的宽带放大要求,且输出电流可达100mA,可以满足测试仪器扫频信号要求。
电路如图11.
图11功率放大电路
3.3.3积分电路的设计
由于本设计中要求输出三角波,而AD9850输出的只有方波和正弦波,可以用积分电路使方波转换为三角波。
为减少误差,设计中采用了增量积分电路。
设比较器输出的信号为Ui,增量积分电路的输出的信号为Uo。
如图12连接,
,完成积分运算的的过程中,
是一个增量。
由于R2=5kΩ,R1=500kΩ,
非常的微小,利用这个微小的增量可以补偿比较器滞后带来的误差。
C1=C2=1
F。
图12增量积分电路
3.系统软件设计
3.1程序设计思路
单片机得到键盘的输入,并将输入内容显示到LCD屏幕上,按"
确定"
键后,利用输入的频率值计算得到相应的频率控制字,送到AD9850中,通过波形发生电路产生正确的波形输出。
4.2软件设计的流程图
图14系统的主流程图
5.小结
随着技术和器件水平的提高,一种新的频率合成技术——直接数字频率合成(DDS)得到了飞速的发展,它以有别于其他频率合成方法的优越性能和特点成为现代合成频率技术中的佼佼者。
本论文在分析了现有波形发生器设计方案的基础上,根据系统指标合理地使用了DDS技术,以AD公司的AD9850直接数字合成芯片为核心,采用单片机AT89C51为控制器,设计了一种结构简便性能优良的信号发生器。
,本系统除了产生正弦波、方波、三角波外,还具有数字调制功能,可以输出幅度可调、频率可调、相位可调的波形。
其输出频率可达40MHz,频率分辨率可达0.0291Hz。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 基于 dds 任意 波形 设计 课程设计 报告
![提示](https://static.bingdoc.com/images/bang_tan.gif)