2010级微电子工艺学试卷(A卷)参考答案.doc
- 文档编号:14645421
- 上传时间:2023-06-25
- 格式:DOC
- 页数:5
- 大小:417KB
2010级微电子工艺学试卷(A卷)参考答案.doc
《2010级微电子工艺学试卷(A卷)参考答案.doc》由会员分享,可在线阅读,更多相关《2010级微电子工艺学试卷(A卷)参考答案.doc(5页珍藏版)》请在冰点文库上搜索。
姓名
一、密封线内不准答题。
二、姓名、学号不许涂改,否则试卷无效。
三、考生在答题前应先将姓名、学号、年级和班级填写在指定的方框内。
四、试卷印刷不清楚。
可举手向监考教师询问。
学号
所在年级、班级
装
订
注意
意:
线
华中科技大学2012—2013学年第二学期
电子科学与技术专业《微电子工艺学》试卷A(开卷)
题号
一
二
三
四
总分
题分
20
20
25
35
100
得分
一、判断下列说法的正误,正确的在后面括号中划“√”,错误的在后面括号中划“×”(每小题2分,共20分)
1、1946年1月,Bell实验室正式成立由Schokley,Bardeen和Schottky等人组成的半导体研究小组,Bardeen提出了表面态理论,Schokley给出了实现放大器的基本设想,Schotteky设计了实验。
1947年12月23日,他们第一次观测到了具有放大作用的晶体管。
(×)
2、1918年布理吉曼(Bridgman)发明了一种液态——固态单晶生长的技术(提拉法),其主要原理是通过将多晶材料在真空或惰性气体保护下加热,使其熔化,然后利用籽晶来拉制单晶。
至今仍广泛应用于大部分单晶硅的生长。
(×)
3、结晶形和非结晶形二氧化硅都是Si-O正四面体结构组成的。
这些四面体通过各种不同的桥键氧原子连接起来,形成各种不同状态和结构的二氧化硅。
通常桥键氧越多,非桥键氧越少,二氧化硅网络就越疏松。
(×)
4、热扩散和离子注入两者都被用来制作分立器件与集成电路,因为二者互补不足,相得益彰。
例如,离子注入可用于形成深结(deepjunction),如CMOS中的双阱(twinwell);而热扩散可用于形成浅结(shaIlowjunction),如MOSFET中的漏极与源极。
(×)
5、离子注入掺杂时,离子注入过程是一个平衡过程,高能离子进入靶后不断与原子核及其核外电子碰撞,逐步损失能量,最后停下来。
停下来的位置是固定的,大部分在晶格上,因而具有电活性。
(×)
6、在单晶衬底上、按衬底晶向生长单晶薄膜的工艺方法称为外延。
外延生长时掺入杂质的类型、浓度都可以与衬底不同,增加了微电子器件和电路工艺的灵活性。
(√)
第1页共4页
7、微电子工艺中图案转移是利用光刻设备来完成的。
光刻机的性能可由分辨率(resolution)、套准精度(registration)与产率(throughput)三个参数来判别。
其中分辨率是指能精确转移到晶片表面光刻胶膜上图案的最大尺寸;套准精度是指后续掩模版与先前掩模版刻在硅片上的图形互相对准的程度;而产率则是对一给定的掩模版,单位时间内能曝光完成的晶片数量。
(×)
8、反应离子刻蚀是一种介于溅射刻蚀和等离子体刻蚀之间的干法刻蚀技术。
在这种刻蚀方法中,主要利用化学反应的刻蚀机制,刻蚀过程中既可使用溅射刻蚀的惰性气体,也可使用与等离子体刻蚀相同的活性气体。
由于在反应离子刻蚀中是利用化学作用实现刻蚀,因此难以灵活地选取工作条件以获得最佳刻蚀效果。
(×)
9、微电子工艺中用于互连、欧姆接触、金属—半导体整流接触的金属膜的形成过程称为金属化。
要获得低接触电阻的金—半接触,必须增加金属—半导体接触的势垒高度并降低半导体的掺杂浓度。
(×)
10、所有CMOS电路都有寄生双极型晶体管所引起的闩锁问题。
消除闩锁效应的方法:
在轻掺杂衬底上生长的重掺杂外延层中制造器件。
因为高电阻衬底可以旁路外延层,降低基区电阻;同时轻掺杂衬底还可以促进外延层基区少数载流子的复合,从而使寄生晶体管失效;另一个可有效避免闩锁问题的工艺技术是浅沟槽隔离。
(×)
二、在给出的选项中选择一个正确的序号填在题后括号中。
(每小题2分,共20分)
1、在以硅器件为主的无线电射频(rf)和高频应用上,集成电路电感已经越来越受到注意。
利用IC工艺可以制作出各式各样的电感,其中最普遍的为。
为了评价这个电感,品质因子(qualityfactor)Q是一个重点考虑的因素。
Q值越高,来自电阻的损失就越小,因此,电路的特性越佳。
(B)
A.薄膜条形电感B.薄膜螺旋形电感
C.厚膜螺旋形电感D.厚膜条形电感
2、大部分用于IC的双极型晶体管为型,因为在基区部分的少数载流子(电子)有较高的迁移率,使它比型具有较快的速度表现。
(D)
A.p-n-p;n-p-nB.p-n-n;n-p-pC.p-p-n;n-n-pD.n-p-n;p-n-p
3、在n-p-n双极型晶体管的基本制作程序的隔离方法中,器件之间用其周围的来隔离,而器件与衬底之间用一个来隔离。
(A)
A.氧化层,n+-p结(埋层)B.氧化层,p+-n结(埋层)
C.n+-p结(埋层),氧化层D.p+-n结(埋层),氧化层
4、在n-p-n双极型晶体管的基本制作程序中,需要一道光刻工艺规定用于分离基区与发射区接触区域的氧化层区域。
这会造成在隔离区域内有一大块不起作用的器件面积,不但会增加寄生电容,也会增加导致晶体管特性衰退的电阻。
降低这些不利效应的最佳方法是使用自对准(self-aligned)结构。
最常用的自对准结构具有结构,并采用的先进隔离技术。
(A)
A.双多晶硅层,多晶硅填满沟槽B.双非晶硅层,非晶硅填满沟槽
C.双多晶硅层,非晶硅填满沟槽D.双非晶硅层,多晶硅填满沟槽
5、在MOSFET的基本制作程序中,通过控制氧化层厚度、沟道中掺杂浓度、金属半导体功函数以及氧化层电荷等,可得到良好受控的。
(A)
A.阈值电压B.沟道电流
C.沟道长度D.栅极—源极耦合电容
6、制作一个n沟道MOSFET,其起始材料为p型、轻掺杂(约1015cm-3)、<100>晶向、抛光的硅晶片。
<100>晶向的晶片比<111>晶向好,因为其大约是<111>晶向上的十分之一。
(A)
姓名
一、密封线内不准答题。
二、姓名、学号不许涂改,否则试卷无效。
三、考生在答题前应先将姓名、学号、年级和班级填写在指定的方框内。
四、试卷印刷不清楚。
可举手向监考教师询问。
学号
所在年级、班级
装
订
注意
意:
线
A.界面陷阱密度B.氧化层固定电荷
C.可移动离子电荷D.氧化层势阱电荷
7、调整n沟道MOSFET(NMOS)的阈值电压通常是通过注入杂质到沟道区域来实现的。
对一个增强型n沟道的器件而言,注入到沟道区域来增加阈值电压至一个预定的值;对于一个耗尽型n沟道器件而言,注入到沟道区域用以降低阈值电压。
(A)
A.硼离子,砷离子B.砷离子,硼离子
C.砷离子,砷离子D.硼离子,硼离子
8、在MOSFET的基本制作程序的金属化中,先淀积磷硅玻璃于整片晶片上,接着通过加热晶片,使其流动以产生一个表面。
(D)
A.粗造的 B.可以增加粘附力的
C.可以减少粘附力的 D.平坦的
9、CMOS中的阱包括单阱、双阱和倒退阱。
相对于单阱技术而言,双阱技术可以单独调整NMOS和PMOS的参数,使CMOS达到最佳性能;采用双阱,使NMOS和PMOS的距离可以更近,有待于集成度的提高;双阱技术是在高掺杂埋层上,生长外延层,然后在外延层中形成双阱。
埋层可以。
(C)
A.减弱自掺杂效应B.减弱横向氧化效应
C.减弱寄生闩锁效应D.降低源极与漏极产生穿通(punch-through)的几率
10、沟道长度减小到一定程度后出现的一系列二级物理效应统称为短沟道效应。
这些二级物理效应包括:
(a)短沟道器件阈值电压对沟道长度的变化非常敏感和(b)热载流子效应。
为了降低峰值电场,抑制短沟MOSFET热载流子效应,一般采用。
(D)
A.深沟槽隔离技术B.浅深沟槽隔离技术
C.局部氧化技术D.漏端轻掺杂(LDD)技术
三、回答下列问题(每小题5分,共25分)
1、简要描述双阱BiCMOS工艺流程。
答:
一般双阱BiCMOS工艺流程选用p型硅衬底,主要工艺流程为:
第2页共4页
a.n+埋层离子注入;b.p+埋层离子注;c.轻掺杂的外延硅层生长;d.n阱离子注入;e.p阱离子注入;f.光刻有源区,场注入;g.集电极磷离子注入;h.本征基区硼离子注入;i.多晶硅淀积,砷注入;j.漏端轻掺杂(LDD);k.栅氧化物侧墙,NMOS源漏重掺杂;l.PMOS源漏重掺杂,非本征基区注入;m.有源区杂质再分布;n.最后进行器件互连和钝化。
2、右下图为硼(B)、磷(P)和砷(As)注入硅中的能量损失与离子注入时具有的能量之间的关系。
试预测B、P和As以相同能量注入硅中后,其射程分布各有何特点,原因是什么?
(图中下标N代表核阻止本领造成的能量损失,E代表电子阻止本领造成的能量损失,并假设三种离子由于电子阻止本领造成的能量损失SE相同。
)
答:
由题给图可知,如果不同的离子以相同的能量注入,则重离子的能量损失较大,即晶格原子核对重离子的阻止本领大,所以重离子的射程会较小。
另外,离子质量越重,其射程分布越窄,即在相同能量注入时,随着B、P和As的质量依次增加,它们的射程分布会依次变窄。
主要是因为射程越深,质量较轻的离子获得的随机散射(或阻止)机会就越多,所以离子的分布也越宽。
3、什么是金属的电迁移?
它会导致什么后果?
在微电子工艺中如何阻止金属铝的电迁移?
答:
当大密度电流流过金属薄膜时,具有大动量的导电电子将与金属原子发生动量交换,使金属原子沿电子流的方向迁移,这种现象称为金属的电迁移。
电迁移会使金属原子在阳极端堆积,形成小丘或晶须,造成电极间短路;在阴极端由于金属空位的积聚而形成空洞,导致电路开路。
由于铜和钛的抗电迁移性好,在微电子工艺中,一般形成铝-铜(0.5-4%)或铝-钛(0.1-0.5%)合金结构,辅以介质将导通封闭起来、淀积时加氧等措施防止电迁移,结合Al-Si合金,在实际应用中人们经常使用既含有铜又含有硅的Al-Si-Cu合金以防止合金化(即共熔)问题和电迁移问题。
姓名
一、密封线内不准答题。
二、姓名、学号不许涂改,否则试卷无效。
三、考生在答题前应先将姓名、学号、年级和班级填写在指定的方框内。
四、试卷印刷不清楚。
可举手向监考教师询问。
学号
所在年级、班级
装
订
注意
意:
线
4、简述离子注入的原理。
将离子注入后的晶片在适当时间与温度下进行热处理后,一定比例的杂质被电激活,同时晶格损伤大部分消除,材料参数(载流子寿命和迁移率)得到恢复。
但实验发现,杂质激活所需温度比载流子寿命和迁移率恢复所需温度低,为什么?
答:
离化后的原子在强电场的加速作用下,注射进入靶材料的表层,以改变这种材料表层的物理或化学性质,这种过程叫做离子注入。
离子注入可精确控制掺杂浓度。
高能离子由于与衬底中电子和原子核的碰撞而失去能量,最后停在晶格内某一深度。
平均深度可由调整加速能量来控制,杂质剂量可由注入时监控离子电流来控制。
主要副作用是离子碰撞引起的半导体晶格断裂或损伤,造成非晶化。
因此要用后续退火处理来去除这些损伤。
退火的目的是去掉由注入产生的一次损伤,使晶格恢复至“完美”晶格状态,同时使杂质成为激活的替位杂质。
载流子激活(即杂质激活)所需温度比载流子寿命和迁移率恢复所需温度低是因为硅原子进入晶格的速度比杂质原子要慢。
5、试描述LOCOS技术的缺点及浅沟槽隔离技术的优点。
答:
LOCOS的缺点:
(1)需要高温和比较长的氧化时间,会导致器件的阈值电压VT发生漂移;
(2)会产生鸟嘴效应;(3)得不到平坦的表面;(4)会表现出氧化减薄效应。
浅沟槽隔离技术的优点:
(1)可以得到平坦的表面;
(2)不需要高温和比较长的氧化时间;(3)没有氧化减薄效应;(4)不会产生鸟嘴效应。
第3页共4页
四、计算题(共35分)
1、(10分)在0.5μm厚的热氧化SiO2上蒸镀0.5μm厚的铝导线,该导线长、宽分别为lcm和1μm,电阻率为10-5Ω•cm。
试计算其RC时间常数。
如果换成相同尺寸的多晶硅导线(Rs=30Ω/□),则RC时间常数为多少?
已知SiO2的相对介电常数为3.9。
解:
铝导线的RC计算如下:
对于多晶硅导线:
即多晶硅导线的RC时间常数比铝导线的RC时间常数大150倍。
姓名
一、密封线内不准答题。
二、姓名、学号不许涂改,否则试卷无效。
三、考生在答题前应先将姓名、学号、年级和班级填写在指定的方框内。
四、试卷印刷不清楚。
可举手向监考教师询问。
学号
所在年级、班级
装
订
注意
意:
线
2、(13分)(a)刻蚀工艺中通常会保持一定程度的过刻蚀,目的是什么?
(b)在二氧化硅刻蚀工艺中,假设二氧化硅厚度和刻蚀速率均有±3%的偏差,需要多大的过刻蚀量(表示为时间的百分数),才能保证硅衬底上厚度为0.5mm的二氧化硅被完全刻蚀?
(c)假设b中计算的过刻蚀已经存在,刻蚀对二氧化硅和硅的选择性多大时,才能保证最多有3nm的硅被刻蚀掉?
解:
(a)刻蚀工艺中通常会保持一定程度的过刻蚀,其目的是为了保证所需要的刻蚀过程已经完成。
(b)平均腐蚀时间=x/rox,其中x为二氧化硅腐蚀厚度,单位为mm;rox为二氧化硅腐蚀速率=0.5/rox
过刻蚀应保证最坏情况下刻掉所有二氧化硅层。
所谓最坏情况是指厚度最厚和腐蚀速率最慢的情况。
由题给条件知,
二氧化硅层的最大厚度为0.5×1.03=0.515(mm),最慢腐蚀速率=0.97rox(mm/min)。
因此在最坏情况下的腐蚀时间=x/r=0.515/0.97rox=0.531/rox(min)。
以时间百分数表示的过刻蚀量等于最坏情况下的腐蚀时间除以平均腐蚀时间,等于[0.531/rox]/[0.5/rox]=1.0618,即需要6.18%的过刻蚀量。
(c)在二氧化硅层最快腐蚀速率和二氧化硅层最小腐蚀厚度情况下,硅衬底被腐蚀得最多。
二氧化硅层最小腐蚀厚度为0.5×0.97=0.485(mm);
二氧化硅层最快腐蚀速率为1.03rox(mm/min),
二氧化硅层腐蚀时间为0.485/1.03rox=0.471/rox(min)。
硅衬底暴露在腐蚀液中的时间为二氧化硅层总腐蚀时间[即(b)中计算得出的0.531/roxmin]减去二氧化硅层最快腐蚀时间,它等于0.531/rox—0.471/rox=0.06/rox(min)。
我们希望硅被腐蚀掉的厚度小于或等于3nm即0.003(mm),则:
rSi=xSi/硅衬底暴露在腐蚀液中的时间=0.003/(0.06/rox)=0.05×rox(mm/min)
因此,二氧化硅对硅的刻蚀选择性为:
rox/rSi=rox/(0.05×rox)
所以rox/rSi=20:
1
即刻蚀对二氧化硅和硅的选择性为20:
1时,才能保证最多有3nm的硅被刻蚀掉。
第4页共4页
3、(12分)在一个离子注入工艺中,将磷离子注入到50nm厚的SiO2层下面的硅衬底中,使衬底中的峰值浓度1017cm-3,而SiO2/Si界面处的浓度为1015cm-3。
假定SiO2对磷离子的阻止本领和硅相同,而且晶体硅的沟道效应也可忽略。
应使用多大的注入能量和剂量?
注入能量为0到200keV时,常用杂质在单晶硅中的投影射程Rp曲线(左)和标准偏差ΔRp曲线(右)如下图所示,400keV时磷离子在硅中的投影射程Rp和标准偏差ΔRp约为200keV时的两倍。
解:
与峰值掺杂浓度相关的方程式为:
所以,
同样,我们有掩蔽层厚度公式:
式中
于是,SiO2/Si界面位置处于接近注入分布峰值的3ΔRP的地方。
由题给右图知,要穿透50nm厚的二氧化硅层,磷离子的注入能量至少要30keV。
根据题给图示和数据,当注入能量为:
80keV时,RP=0.11,ΔRP=0.04,数值太小;
200keV时,RP=0.23,ΔRP=0.07,数值太小;
400keV时,RP=0.46,ΔRP=0.14,刚刚好。
于是,可以求得注入剂量为:
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 2010 微电子 工艺学 试卷 参考答案