郑版《数字逻辑与系统》实验指导书第二.docx
- 文档编号:14400017
- 上传时间:2023-06-23
- 格式:DOCX
- 页数:27
- 大小:1.38MB
郑版《数字逻辑与系统》实验指导书第二.docx
《郑版《数字逻辑与系统》实验指导书第二.docx》由会员分享,可在线阅读,更多相关《郑版《数字逻辑与系统》实验指导书第二.docx(27页珍藏版)》请在冰点文库上搜索。
郑版《数字逻辑与系统》实验指导书第二
《数字逻辑与数字系统》实验指导书
(第二版)
郑建霞王健海
惠州学院计算机科学系硬件教研室
目录
预备知识1
实验一基本逻辑门实验5
实验二数据选择器和译码器6
实验三全加器构成及测试7
实验四触发器9
实验六通用逻辑阵列(GAL)11
实验七在系统编程
(1)12
实验八在系统编程
(2)13
实验规则
1.实验前必须做好充分预习,完成要求的预习任务,写出简要的预习报告,可以将预习要求直接填写在本实验指导书的相关内容中)。
实验前教师要对学生的预习报告进行检查,没有预习的同学不能进行实验。
2.使用仪器前,必须了解其性能、使用方法及注意事项,并要严格遵守。
3.实验时认真接线,并经过检查确认无误后,才能接通电源。
实验中接线、拆线时,应先关闭电源。
4.接通电源后,应首先观察有无破坏性异常现象(如镕器设备、元器件冒烟、发烫或有异昧),如果发现成立即关断电源,保护现场,报告指导老师。
只有在查清原因,摊除故障后,才能继续做实验,并在实验报告中认真分析故障原因,并说明故障排除的过程和方法。
5.实验时要遵守纪律,不迟到,不做与实验无关的事情,不动与本次实验无关的仪器设备。
实验时保持室内安静。
6.实验结束后,先关断仪器电源.然后再拆线,并将仪器设备恢复原状,整理好实验桌及周围环境卫生a
7.实验结束后,每个学生都必须按要求写实验报告。
8.每个学生都要自觉遵守本规则,凡违背者.指导老师将立即中断其实验操作。
预备知识
一、TDS-4数字系统综合实验平台介绍:
TDS-4数字系统综合实验平台全貌
逻辑电平开关(上=“1”,下=“0”)长形芯片区
输出电平显示(“1”=亮,“0”=灭)七段数码显示(DCBA=8421)
固定频率时钟脉冲方形芯片区
P脉冲产生区域、键盘区波形编辑区
二、示波器介绍
示波器全貌波形显示屏幕
控制版面信号输入探头
三、芯片介绍
芯片外形芯片盒
四、
其它工具
万用表GAL芯片烧录器(RF-2148型)
芯片起拔器放大镜
实验一基本逻辑门实验
一、实验目的
1.掌握“TDS一2数字电路实验系统”仪器的使用方法。
2.掌握TTL与非门、与或非门和异或门输入与输出之间的逻辑关系。
3.熟悉TTL中、小规模集成电路的外型、管脚和使用方法。
4.熟悉“OS-3020A”双踪示波器的使用。
二、实验所用器件和设备
1.二输入四与非门74LS001片
2.二输入四或非门74LS281片
3.二输入四异或门74LS861片
4.TDS-2数字电路实验系统1台
5.万用表或逻辑笔1个
4.OS-3020A双踪示波器1台
三、实验内容
1.测试二输人四与非门74LS00一个与非门的输入和输出之间的逻辑关系。
2.测试二输入四或非门74LS28一个或非门的输入和输出之间的逻辑关系。
3.测试二输入四异或门74LS86一个异或门的输入和输出之间的逻辑关系。
4.用双踪示波器测试10KHZ和1MHZ的波形的频率和周期。
四、实验提示
1.将被测器件插入实验台上的14芯插座中。
2.将器件的引脚7与实验台的“地(GND)”连接,将器件的14引脚与实验台的+5V连接。
3.用实验台的电平开关输出作为被测器件的输入。
拨动开关,则改变器件的输入电平。
4.将被测器件的输出引脚与实验台上的电平指示灯连接。
指示灯亮表示输出电平为1,指示灯灭表示输出电平为0。
5.用OS-3020A双踪示波器测试“TDS一2数字电路实验系统”中的10KMHZ和1MHZ的波形,读出波形的幅度和周期,并换算出频率,看是否与所测波形的频率相符。
要求用双踪观察。
五、实验报告要求
1.画出三个实验的接线图。
2.用真值表表示出实验结果。
实验二数据选择器和译码器
一、实验目的
1.熟悉数据选择器的逻辑功能。
2.熟悉译码器的逻辑功能。
二、实验所用器件和设备
1.双4选1数据选择器74LSl531片
2.双2:
4线译码器74LSl391片
3.TDS-2数字电路实验系统1台
4.万用表或逻辑笔1个
5.示波器1台
三、实验内容
(一)静态测试:
1.测试74LSl53中一个4选1数据选择器的逻辑功能。
4个数据输入引脚CO-C3分别接实验台上的K1、K2、K3、K4。
数据选择引脚A、B接试验台上的K10、K11,使能端引脚G接K12.变化A、B的电平和使能引脚G的电平,产生8种不同的组合。
在每种组合下,分别波动K1、K2、K3、K4开关,数据选择器的输出接一个指示灯,观察输出的是哪个开关的值。
2.测试74LSl39中一个2-4译码器的逻辑功能。
4个译码输出引脚YO~Y3接电平指示灯。
同上,改变引脚G、B、A的电平,产生8种组合。
并记录指示灯的显示状态。
(二)动态测试:
3.测试74LSl53中一个4选1数据选择器的逻辑功能。
4个数据输入引脚CO-C3分别接TDS-4实验台上的0.1MHZ,0.5MHZ,1MHZ,2MHZ,数据选择引脚A、B接试验台上的K10、K11,使能端引脚G接K12。
示波器调试在双踪显示状态,用CH2观察数据选择器的输出波形。
在使能端有效的情况下,变化A、B的电平,在A、B的8种不同的组合状态下,用CH1分别观察输入的四个波形,看哪个波形与CH2的输出波形一致,说明在该种A、B值的状态下,选中的便是这个波形。
四、实验报告要求
1.画出实验接线图。
2.根据实验结果写出74I_5139的真值表。
3.根据实验结果写出74LSl53的真值表。
4.分析74LS139和74LSl53中引脚G的功能。
5.画出示波器的波形。
实验三全加器构成及测试
一、实验目的
1.了解全加器的实现方法。
2.掌握全加器的功能。
二、实验所用器件和设备
1.4-3-2-2与或非门74S642片
2.六反相器74LS041片
3.四2输入异或门74LS861片
4.TDS-2数字电路实验系统1台
三、实验内容
1.用2片74S64和1片74LS04组成如图1所示的逻辑电路。
2.将A、B、CI接电平开关输出,F、CO接电平指示灯。
3.拨动电平开关,产生A、B、CI的8种组合,观测并记录F和CO的值。
4.用图2用异或门和与门构成的全加器
四、实验提示
对与或非门而言,如果一个与门中的一条或几条输入引脚不被使用,则需将它们接高电平;如果一个与门不被使用,则需将此与门的至少一条输入引脚接低电平。
五、实验报告要求
1.写出F和CO的逻辑表达式,用真值表表达逻辑图1,说明该电路的逻辑动能。
2.比较两种全加器电路的繁简程度。
图1用74S64和74L04组成的全加器
图2用异或门和与门构成的全加器
实验四触发器
一、实验目的
1.掌握RS触发器、D触发器、JK触发器的工作原理。
2.学会正确使用RS触发器、D触发器、JK触发器。
二、实验所用器件和设备
1.四2输人正与非门74LS001片
2.双D触发器74LS741片
3.双JK触发器74LS731片
4.TDS-2数字电路实验系统1台
三、实验内容
1.用74LS00构成一个RS触发器。
、
端接电平开关输出,Q、
端接电平指示灯。
改变
、
的电平,观测并记录Q、
的值。
2.双D触发器74LS74中一个触发器功能测试。
(1)将CLR(复位)、PR(置位)引脚接实验台电平开关输出,Q、
引脚接电平指示灯。
改变CLR、PR的电平,观察并记录Q、
的值。
(2)在
(1)的基础上,置CLR、PR引脚为高电平,D(数据)引脚接电平开关输出,CP(时钟)引脚接单脉冲。
在D为高电平和低电平的情况,分别按单脉冲按钮,观察Q、
的值,并记录下来。
(3)在
(1)的基础上,将D引脚接1MHz脉冲源,CP引脚接1OMHz脉冲源。
用双踪示波器同时观测D端和CP端,记录波形;同时观测D端、Q端,记录波形,分析原因。
3.制定对双JK触发器74LS73一个JK触发器的测试方案,并进行测试。
四、实验提示
1.74LS73引脚11是GND,引脚4是VCC。
2.D触发器74LS74是上升沿触发,JK触发器74LS73是下降沿触发。
五、实验报告要求
1.画出实验内容1的原理图,写出其真值表;
2.写出实验内容2各步的现象,按如下形式写出实验内容2的真值表。
实验五计数器
一、实验目的
1.掌握计数器74LSl62的功能。
2.掌握计数器的级连方法。
3.熟悉任意模计数器的构成方法。
4.熟悉数码管的使用。
二、实验说明
计数器器件是应用较广的器件之一。
它有很多型号,各自完成不同的功能,供使用中根据不同的需要选用。
本实验选用74LSl62作实验用器件。
74LSl62引脚图见附录A。
74LSl62是十进制BCD同步计数器。
Clock是时钟输入端,上升沿触发计数触发器翻转。
允许端P和T均为高电平时允许计数,允许端T为低电平时禁止进位Carry产生。
同步预置端load加低电平时,在下一个时钟的上升沿将计数器置为预置数据端的值。
清除端Clear为同步清除,低电平有效,在下一个时钟的上升沿将计数器复位为0。
在计数值等于9时,74LSl62进位位Carry为高,脉宽是1个时钟周期,可用于级联。
三、实验所用器件和设备
1.同步4位BCD计数器74LS1622片
2.二输入四与非门74LS001片
3.示波器1台
4.TDS-2数字电路实验系统1台
四、实验内容
1.用1片74LSl62和1片74LS00采用复位法构一个模7计数器。
用单脉冲做计数时钟,观测计数状态,并记录。
用连续脉冲做计数时钟,观测并记录QD、QC、QB、QA的波形。
2.用1片74LSl62和1片74LS00采用置位法构一个模7计数器。
用单脉冲做计数时钟,观测计数状态,并记录。
用连续脉冲做计数时钟,观测并记录QD、QC、QB、QA的波形。
3.用2片74LSl62和1片74LS00构成一个模60计数器。
2片74LSl62和QD、QC、QB、QA分别接两个数码管的D、B、C、A。
用单脉冲做计数时钟,观测数码管数字的变化,检验设计和接线是否正确。
五、实验报告要求
1.画出复位法构成的模7计数器的电路图,写出单脉冲做计数脉冲时,QD、QC、QB、QA的状态转移表。
画出连续计数脉冲下QD、QC、QB、QA波形图。
2.画出置位法构成的模7计数器的电路图,写出单脉冲做计数脉冲时,QD、QC、QB、QA的状态转移表。
画出连续计数脉冲下QD、QC、QB、QA波形图。
3.画出模60计数器电路图
实验六通用逻辑阵列(GAL)
一、实验目的
1.以GAL16V8为例,了解GAL的工作原理、特点、引脚和使用方法。
2.初步掌握使用ABEL语言编程方法,并且使用ABEL语言编程实现教复杂的逻辑功能。
3.学会写GAL的方法。
4.初步了解ispEXPERT软件的使用。
二、实验所用器件和设备
1.GALl6V81片
2.GAL编程器(TDS系统选件)1套
3.示波器1台
4.TDS-2数字电路实验系统1台
三、实验内容
1.用ABEL编程语言设计一个4位格雷码计数器。
格雷码的编码规则规定,任何相邻的代码只有1个二进制位状态不同,其余3位二进制位必须状态相同。
用4个二进制位的格雷码表示十进制数的十个状态的方案很多,表2给出两组最常用的编码值。
十进制数
格雷码
(1)
格雷码
(2)
0
0000
0000
1
0001
0100
2
0011
0110
3
0010
0010
4
0110
1010
5
1110
1011
6
1010
0011
7
1000
0001
8
1100
1001
9
0100
1000
(本实验只要求实现一种格雷码方案,从上面两个方案中任选其一)。
2.运行ispEXPERT软件,键人格雷码计数器的设计方案。
并进行编译、连接,生成JEDEC类型(扩展名为JED)的文件。
关于ispEXPERT软件,参考第十章。
3.实验内容2也可用FM软件实现。
首先用文本编辑生成一个扩展名为PLD的设计文件,该设计文件应符合FM规定的语法。
然后用FM软件编译设计文件,生成JEDEC类型的文件。
参考第八章8.3节。
4.将JEDEC文件通过GAL编程器写入GALl6V8(参考第七章7.3节)。
5.将GALl6V8插入TDS实验台上的20芯插座,接好电源和地。
使用单脉冲做计数时钟。
格雷码计数器的4个输出接电平指示灯。
观察并记录单脉冲多次作用下,格雷码输出的状态变化。
四、实验步骤:
1、安装ISPExpert软件(*选做)
2、ABEL-HDL源程序的编写,编译
2.1运行:
isExpertsystem..exe
2.2建立project(项目)文件。
(文件名为:
*.syn)
file→newproject→文件名(假设文件名为:
CFB.SYN)
2.3编写源程序:
例如:
要求编写一个格雷码
(1)发生器的源程序。
格雷码
(1)编码方案见表中所示。
操作步骤:
打开sourse→newfile→“TextEditor”对话框,编写源程序如下:
(也可将事先编写好的程序粘贴进来)
MODULEGG
FILEname:
LL.abl
TITLE'gary'
"2007.6.4
"input
clockpin1;
"output
Q0,Q1,Q2,Q3pin12..15istype'reg';
S=[Q0,Q1,Q2,Q3];
CLK=.C.;
Equations
Q0:
=!
Q3*!
Q2*!
Q1;
Q1:
=!
Q3*!
Q2*Q0+!
Q3*Q1*!
Q0+Q3*Q2*Q1*!
Q0;
Q2:
=!
Q3*Q1*!
Q0+Q3*!
Q1*!
Q0;
Q3:
=Q2*Q1*!
Q0+Q3*!
Q2*!
Q0;
S.CLK=clock;
END
2.4编译源程序:
将LL.abl程序编译为LL.jed融断丝文件的过程
2.4.1打开ISPExpert对话框,在项目栏下有“LL.abl”文件生成。
2.4.2双击芯片选择栏,在“GAL类”中选“GALV8D/E”,点击“确定”。
2.4.3双击右边的“GreateFusemap”,对LL.abl进行编译。
“JEDCED”文件前面出现绿色“√”,表示已生成“LL.jed”文件
双击该文件,打开它,另存为你记得住的路径(如:
E\LL.jed)
2.5烧录GAL16V8芯片
2.5.1将芯片正确插入烧录器中。
2.5.2双击桌面的“Rf3148”驱动程序。
2.5.3双击芯片样子的那个图标,选lattice厂家GAL16V8芯片。
2.5.4点击“读入文件”→JED文件→选择“LL.jed”。
2.5.5点击“自动”,烧录过程完成如下:
查空—删除—写入—校验—加密
2.6功能检测
2.6.1将烧录好的具有将GAL168插入TDS-4数字逻辑实验箱中,根据源程序的设计,CP接1脚,输出Q0、Q1、Q2、Q3分别接12、13、14、15脚,接好电源和地线。
2.6.2手动按下CP脉冲,看是否依此产生格雷码
(1)码,并记录结果。
五、实验报告要求
1.写出实现格雷码计数器的ABEL程序。
2.根据自己的设计,比较用ABEL语言设计数字逻辑电路和用原理图设计数字逻辑电路的优缺点。
3.根据自己的设计,简述使用可编程逻辑器件(例如GAL)实现数字逻辑功能有哪些特点。
实验七在系统编程
(1)
一、实验目的
1.学习使用ABEL语言中的逻辑等式法设计简单组合逻辑电路。
2.学习使用ABEL语言中的真值表法设计简单组合逻辑电路。
3.学习使用ispEXPERT软件。
4.学习ISP器件的下载。
二、实验所用的器件和设备
1.ispl0321片
2.TDS-2数字电路实验系统1台
3.万用表或逻辑笔1个
4.示波器1台
三、实验内容
1.用ABEL语言中的真值表法和逻辑等式法两种方法设计一个3-8线译码器,表3为3-8线译码器的真值表。
2.在ispEXPERT环境下,输入两种设计方案,并进行编译、连接、器件适配和下载。
3.在TDS.1实验台上用万用表检查设计的正确性。
3:
8线译码器真值表
输人
输出
ENIN2INlINO
Q7Q6Q5Q4Q3Q2Q1Q0
0XXX
11111111
1000
11111110
1001
111ll101
1010
11111011
1011
11110111
1100
11101111
1101
11011111
1l1O
101l1111
1111
01111111
四、实验报告要求
1.写出用真值表法设计3:
8线译码器的ABEL语言方案。
2.写出用逻辑等式法设计3:
8线译码器的ABEL语言方案。
3.写出用真值表法和逻辑等式法设计组合逻辑电路的心得体会。
实验八在系统编程
(2)
一、实验目的
1.学习使用ABEL.HDL语言中的逻辑等式法设计简单组合时序电路。
2.学习使用ABEL-HDL语言中的真值表法设计简单组合时序电路。
3.学习使用ispEXPERT软件。
4.学习ISP器件的编程和下载。
二、实验所用的器件和设备
1.ispl0321片
2.TDS一2数字电路实验系统1台
3.万用表或逻辑笔1个
4.示波器1台
三、实验内容
1.用ABEL语言中的真值表法把逻辑等式法两种方法设计一个十进制计数器。
该计数器的时钟输入为CLK,在CLK的上升沿计数。
它具有同步复位输入端CLR,当CLR为低电平时,在下一个时钟的上升沿,将计数器清零。
该计数器的计数顺序如表11.5所示。
表11.5十进制计数器计数顺序表
计数
输出
Q3Q2Q1Q0
0
l
2
3
4
5
6
7
8
9
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
2.在ispEXPERT环境下,输入两种设计方案,并进行编译、连接、器件适配和下载。
3.在TDS一1实验台上,使用单脉冲做计数时钟脉冲,复位信号接电平开关。
计数器的输出Q3、Q2、Q1、Q0接LED指示灯,检查设计的正确性。
四、实验报告要求
1.写出用真值表法设计十进制计数器的ABEL语言方案。
2.写出用逻辑等式法设计十进制计数器的ABEL语言方案。
3.写出用真值表法和逻辑等式法设计时序逻辑电路的心得体会。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数字逻辑与系统 郑版 数字 逻辑 系统 实验 指导书 第二