EDK实验教程中文翻译lab1mb.docx
- 文档编号:10994898
- 上传时间:2023-05-28
- 格式:DOCX
- 页数:25
- 大小:584.94KB
EDK实验教程中文翻译lab1mb.docx
《EDK实验教程中文翻译lab1mb.docx》由会员分享,可在线阅读,更多相关《EDK实验教程中文翻译lab1mb.docx(25页珍藏版)》请在冰点文库上搜索。
EDK实验教程中文翻译lab1mb
实验1
简单硬件设计实验
MicroBlaze
TargetingMicroBlaze™onSpartan™-3EStarterKit
实验1:
简单的硬件设计实验
介绍
此试验可作为使用XilinxPlatformStudio(XPS)创建简单系统的指导,此试验以Spartan-3E为目标板。
目标
在完成这个实验后,您将具备以下能力:
•使用底层系统生成器(BaseSystemBuilder(BSB))创建XPS工程
•使用可在嵌入式系统设计工具包中使用的XilinxIPs创建一个简单的硬件设计
流程
这组实验的目的是带领您走一次包括硬件和软件设计的完整的处理器系统设计过程。
每一个实验是建立在前一个实验的基础上的。
下面的图表示了完整的设计。
(图1-1)
图1-1.完整的设计
在这个实验中,您将使用XPS系统的BSB自动创建一个处理器系统,它由以下处理器IP组成:
∙microblaze
∙opb_mdm
∙OPBbus
∙LMBBRAMcontrollersforBRAM
∙BRAM
∙UARTforserialcommunication
∙GPIOforLEDs
图1-2.处理器IP
这个实验包含三个主要步骤:
使用BSB模式创建一个工程,分析所创建的工程,生成处理器系统网表。
。
我们给出实验流程的每一步操作,并配有相关图示。
这些概要说明只是提供流程的概要。
通过这些说明,你可以如果对于流程比较熟悉,可以跳过其中的一些操作。
通过BSB创建工程步骤1
实验总体流程
启动XPS,通过BSB,创建一个新的以Spartan-3E为目标板的工程。
选择MicroBlaze™处理器,设置处理器总线时钟频率为50MHz,并且设置片上读/写调试模块(On-chipH/Wdebugmodule)为调试接口。
1.选择Start→Programs→XilinxPlatformStudio7.1i→XilinxPlatformStudio打开XPS选择File→NewProject→BaseSystemBuilder
图1-3.基于BSB模式
2.这样将会打开使用BSB创建新工程的向导(CreateNewProjectUsingBaseSystemBuilderWizard)对话框。
如果你单击取消,你可以在FileNewProject,将会同样的对话框。
选择BSB选项,单击
(图1-4)
图1-4.BSB向导对话框
这样将会打开使用BSB创建新工程的向导(CreateNewProjectUsingBaseSystemBuilderWizard)对话框。
(Figure1-5)
图1-5.通过BSB对话框创建新的XPS工程
3.浏览到c:
\xup\embedded\labs,创建一个新文件夹,命名为lab1,点击Open按钮,并点击保存。
(图1-6)
图3-6设定工程路径
4.点击OK显示BSB对话框,选择Iwouldliketocreateanewdesignoption
5.单击
•在BoardVendor(生产厂家)选项栏中选择:
Xilinx
•在BoardName选项栏中选择:
Spartan™-3EStarterBoard
•在BoardRevision(版本号)选项栏中选择:
C
图1-7选择目标板对话框
6.点击Next,你将看到处理器选择对话框(图1-8)
图1-8.处理器选择(SelectProcessor)对话框
7.单击Next按钮将会看到处理器设置(ConfigureProcessor)对话框。
按照下面要求选择
设置:
•参考时钟频率:
50MHz
这是开发板上的外部时钟。
这个时钟用来产生处理器和总线时钟。
时钟频率的高低主要取决于FPGA或主板,因为一定的片上资源的可以对时钟进行分频或倍频。
•处理器时钟频率(ProcessorClockFrequency):
50MHz
•处理器总线时钟频率(ProcessorBusClockFrequency):
50MHz
•调试接口(DebugInterface):
On-chipH/Wdebugmodule
•本地数据指令存储空间(LocalDataandInstructionMemory):
8KB
•Cache使能(CacheEnabled):
unchecked
图1-9处理器设置(ConfigureProcessor)对话框
选择LEDs_8Bit(OPB_GPIO,nointerrupt),选择RS232_DCE(115200baudrate,noparity,nointerrupt)作为唯一的外部驱动。
1.点击Next,将会出现I/O接口设置对话框(图1-10),把RS232_DCE和LEDs_8Bit选上,其他的不选。
•RS232_DCE:
115200波特率,禁止中断
•LEDs_4Bit:
OPBGPIO,禁止中断
图1-10I/O口设置对话框
2.单击Next按钮将会看到附加IO接口设置(ConfigureAdditionalIOInterfaces)对话框(图1-11)和不选择当前其他芯片。
图1-11.附加IO接口设置(ConfigureAdditionalIOInterfaces)对话框
3.在确认没有其他的芯片要选择后,单击Next按钮将会看到添加外部设备(AddInternalPeripherals)对话框。
(图1-12)
在此你本可以通过点击AddPeripheral来添加外围设备,但是在下一个实验你将会发现另外一种方法,可以添加外围设备到已存在的项目。
图1-12添加外围设备对话框
4.单击Next按钮您将看到软件安装(SoftwareSetup)对话框,选择MemoryTest,不选择PeripheralSelfTest。
(图1-13)
图1-13软件安装对话框
5.点击Next,您将会看到设置内存测试应用对话框(ConfigureMemoryTest)(图1-14)。
图1-14内存测试应用对话框(ConfigureMemoryTest)
6.单击Next按钮您将看到建立系统(SystemCreated)对话框,显示系统信息摘要
图1-15创建系统对话框
7.点击Generate,将会显示一个祝贺画面,指示工程已经成功创建。
8.单击结束(Finish)按钮成功的生成一个工程。
你将会看到下一步对话框,选择StartUsingPlatformStudio,点击OK
9.将会出现一个系统总体图(图1-16),图上有系统外围,总线以及系统的间连接
图1-16.系统建立(SystemCreated)对话框
分析创建的工程步骤2
实验总体流程图:
点击ProjectGenerateandViewBlockDiagram,将会出现一个硬件设计示意图。
在系统图标下,分析创建的工程。
通过系统装配体视图,回答每一个详细步骤的问题。
a.点击ProjectGenerateandViewBlockDiagram,打开模块化图形显示(图1-17),可以在图中查看设计中使用的各种器件。
ClickProjectGenerateandViewBlockDiagramtoviewthehardwaredesigninaschematicview.UndertheSystemtab,studythecreatedprojectfiles.UsingSystemAssemblyView,answerquestionslistedinthedetailedsteps.
图1-17已创建工程的印刷电路图
你可以通过滚动条放大或缩小图。
你可以看到MicroBlaze处理器以及连接在它上面的lmb控制器和opb总线。
b.缩小模块化图形显示,
c.关闭模块化图形显示。
d.在系统点击加号按钮,观察系统的扩展(详细)总线连接图。
(图1-18)
❷ScrolldownintheblockdiagramandseethelegendsaswellastheI/Oports
图1-18详细总线连接图
1.
列总线连接到的外围芯片如下:
debug_module:
dlmb_cntlr:
RS232_DCE:
e.点击接口过滤器,将会出现一个扩展的简单视图。
(图1-19)
图1-19接口过滤器
2.
列出与以下接口连接的网络:
RS232_DCE–OPB_CLK:
RS232_DCE–RX:
RS232_DCE–TX:
LEDs_8Bit-GPIO:
3.
选择地址过滤器并列出以下情况的地址:
RS232_Uart–Baseaddress:
RS232_Uart–Highaddress:
LEDs_4Bit–Baseaddress:
LEDs_4Bit–Highaddress:
dlmb_cntlr–Baseaddress:
dlmb_cntlr–Highaddress:
ilmb_cntlr–Baseaddress:
ilmb_cntlr–Highaddress:
生成处理器和硬件的IP网表步骤3
实验总体流程图:
使用PlatGen功能,生成硬件网表.
a.在XPS中,选择HardwareGenerateNetlist或在工具条中点击
b.可在观察窗中观察网表的生成过程
c.通过选择StartProgramsAccessoriesWindowsExplorer,打开观察窗
d.浏览实验一的项目的目录,有几个包含有VHDL封装和执行网表的目录被创建
4.
列出这些目录。
生成比特流和下载测试App步骤4
GeneralFlowforthisLab:
生成比特流和下载测试App
a.连接并给Spartan-3E入门开发板上电。
b.打开一个Openahyperterminalsession(refertohypertermdirectory)
图1-20超级终端的设置
c.在XPS中,选择DeviceConfigurationDownloadBitstream。
你将会在超级终端上看到以下输出:
图1-21超级终端输出
结束语
BSB能够被用于在XPS中创建工程。
多个文件,包括一个描述处理器系统的MHS文件
和一个描述概要查看的PBD文件被创建。
系统装配体视图,代表硬件系统,它提供硬件系统的系统参数信息。
一旦系统被定义,网表和处理器系统就能够被创建。
在这组教程后续的几个实验里,您讲学会如何添加其他的核以及如何对设计进行仿真。
答案
5.
列出下列连接在外围器件的总线:
debug_module:
mb_opb
dlmb_cntrl:
dlmb
RS232_Uart:
mb_opb
6.列出连接到下列接口的网络:
RS232_Uart–OPB_CLK:
sys_clk_s
RS232_Uart–RX:
fpga_0_RS232_DCE_RX
RS232_Uart–TX:
fpga_0_RS232_DCE_TX
LEDs_4Bit-GPIO:
fpga_0_LEDs_8Bit_GPIO_d_out
7.选择地址过滤器并列出下列情况的地址:
RS232_DCE–Baseaddress:
0x40600000
RS232_DCE–Highaddress:
0x4060ffff
LEDs_8Bit–Baseaddress:
0x40000000
LEDs_8Bit–Highaddress:
0x4000ffff
dlmb_cntlr–Baseaddress:
0x00000000
dlmb_cntlr–Highaddress:
0x00001fff
ilmb_cntlr–Baseaddress:
0x00000000
ilmb_cntlr–Highaddress:
0x00001fff
8.列出创建的目录:
∙__xps
∙blkdiagram
∙data
∙etc
∙hdl
∙implementation
∙pcores
∙microblaze_0
∙synthesis
∙TestApp_Memory
完整的MHS文件
#
###############################################################################
#
#CreatedbyBaseSystemBuilderWizardforXilinxEDK8.2BuildEDK_Im.14
#
#FriSep0111:
41:
452006
#
#TargetBoard:
XilinxSpartan-3EStarterBoardRevC
#Family:
spartan3e
#Device:
XC3S500e
#Package:
FG320
#SpeedGrade:
-4
#
#Processor:
Microblaze
#Systemclockfrequency:
50.000000MHz
#Debuginterface:
On-ChipHWDebugModule
#OnChipMemory:
8KB
#
###############################################################################
PARAMETERVERSION=2.1.0
PORTfpga_0_RS232_DCE_RX_pin=fpga_0_RS232_DCE_RX,DIR=I
PORTfpga_0_RS232_DCE_TX_pin=fpga_0_RS232_DCE_TX,DIR=O
PORTfpga_0_LEDs_8Bit_GPIO_d_out_pin=fpga_0_LEDs_8Bit_GPIO_d_out,DIR=O,VEC=[0:
7]
PORTsys_clk_pin=dcm_clk_s,DIR=I,SIGIS=CLK,CLK_FREQ=50000000
PORTsys_rst_pin=sys_rst_s,DIR=I,RST_POLARITY=1,SIGIS=RST
BEGINmicroblaze
PARAMETERINSTANCE=microblaze_0
PARAMETERHW_VER=5.00.a
PARAMETERC_USE_FPU=0
PARAMETERC_DEBUG_ENABLED=1
PARAMETERC_NUMBER_OF_PC_BRK=2
BUS_INTERFACEDLMB=dlmb
BUS_INTERFACEILMB=ilmb
BUS_INTERFACEDOPB=mb_opb
BUS_INTERFACEIOPB=mb_opb
PORTDBG_CAPTURE=DBG_CAPTURE_s
PORTDBG_CLK=DBG_CLK_s
PORTDBG_REG_EN=DBG_REG_EN_s
PORTDBG_TDI=DBG_TDI_s
PORTDBG_TDO=DBG_TDO_s
PORTDBG_UPDATE=DBG_UPDATE_s
END
BEGINopb_v20
PARAMETERINSTANCE=mb_opb
PARAMETERHW_VER=1.10.c
PARAMETERC_EXT_RESET_HIGH=1
PORTSYS_Rst=sys_rst_s
PORTOPB_Clk=sys_clk_s
END
BEGINopb_mdm
PARAMETERINSTANCE=debug_module
PARAMETERHW_VER=2.00.a
PARAMETERC_MB_DBG_PORTS=1
PARAMETERC_USE_UART=1
PARAMETERC_UART_WIDTH=8
PARAMETERC_BASEADDR=0x41400000
PARAMETERC_HIGHADDR=0x4140ffff
BUS_INTERFACESOPB=mb_opb
PORTDBG_CAPTURE_0=DBG_CAPTURE_s
PORTDBG_CLK_0=DBG_CLK_s
PORTDBG_REG_EN_0=DBG_REG_EN_s
PORTDBG_TDI_0=DBG_TDI_s
PORTDBG_TDO_0=DBG_TDO_s
PORTDBG_UPDATE_0=DBG_UPDATE_s
END
BEGINlmb_v10
PARAMETERINSTANCE=ilmb
PARAMETERHW_VER=1.00.a
PARAMETERC_EXT_RESET_HIGH=1
PORTSYS_Rst=sys_rst_s
PORTLMB_Clk=sys_clk_s
END
BEGINlmb_v10
PARAMETERINSTANCE=dlmb
PARAMETERHW_VER=1.00.a
PARAMETERC_EXT_RESET_HIGH=1
PORTSYS_Rst=sys_rst_s
PORTLMB_Clk=sys_clk_s
END
BEGINlmb_bram_if_cntlr
PARAMETERINSTANCE=dlmb_cntlr
PARAMETERHW_VER=2.00.a
PARAMETERC_BASEADDR=0x00000000
PARAMETERC_HIGHADDR=0x00001fff
BUS_INTERFACESLMB=dlmb
BUS_INTERFACEBRAM_PORT=dlmb_port
END
BEGINlmb_bram_if_cntlr
PARAMETERINSTANCE=ilmb_cntlr
PARAMETERHW_VER=2.00.a
PARAMETERC_BASEADDR=0x00000000
PARAMETERC_HIGHADDR=0x00001fff
BUS_INTERFACESLMB=ilmb
BUS_INTERFACEBRAM_PORT=ilmb_port
END
BEGINbram_block
PARAMETERINSTANCE=lmb_bram
PARAMETERHW_VER=1.00.a
BUS_INTERFACEPORTA=ilmb_port
BUS_INTERFACEPORTB=dlmb_port
END
BEGINopb_uartlite
PARAMETERINSTANCE=RS232_DCE
PARAMETERHW_VER=1.00.b
PARAMETERC_BAUDRATE=115200
PARAMETERC_DATA_BITS=8
PARAMETERC_ODD_PARITY=0
PARAMETERC_USE_PARITY=0
PARAMETERC_CLK_FREQ=50000000
PARAMETERC_BASEADDR=0x40600000
PARAMETERC_HIGHADDR=0x4060ffff
BUS_INTERFACESOPB=mb_opb
PORTRX=fpga_0_RS232_DCE_RX
PORTTX=fpga_0_RS232_DCE_TX
END
BEGINopb_gpio
PARAMETERINSTANCE=LEDs_8Bit
PARAMETERHW_VER=3.01.b
PARAMETERC_GPIO_WIDTH=8
PARAMETERC_IS_DUAL=0
PARAMETERC_IS_BIDIR=0
PARAMETERC_ALL_INPUTS=0
PARAMETERC_BASEADDR=0x40000000
PARAMETERC_HIGHADDR=0x4000ffff
BUS_INTERFACESOPB=mb_opb
PORTGPIO_d_out=fpga_0_LEDs_8Bit_GPIO_d_out
END
BEGINdcm_module
PARAMETERINSTANCE=dcm_0
PARAMETERHW_VER=1.00.a
PARAMETERC_CLK0_BUF=TRUE
PARAMETERC_CLKIN_PERIOD=20.000000
PARAMETERC_CLK_FEEDBACK=1X
PARAMETERC_EXT_RESET_HIGH=1
PORTCLKIN=dcm_clk_s
PORTCLK0=sys_clk_s
PORTCLKFB=sys_clk_s
PORTRST=net_gnd
PORTLOCKED=d
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- EDK 实验 教程 中文翻译 lab1mb