1、二十四小时计时器南理工EDAquartus应用实验一二十四小时数字计时器、实验内容及题目简介利用QUartUSIl软件设计一个数字钟，并下载到 SmartSOPC实验系统中，可以完成00:00:00到23:59:59的计时功能，并在控制电路的作用下具有保持、清零、快速校时、快速校分、 整点报时等功能。、实验设计要求（1 ）设计基本要求1、 能进行正常的时、分、秒计时功能；2、 分别由六个数码管显示时分秒的计时；KI=I时钟保持不变）；K2=1时钟的分、秒全清零）;K3=1时可以快速校分）；K4=1时可以快速校时）；59, 53”时开始报时，在59 53” , 59”时报时频率为1KH乙）；3、
2、 KI是系统的使能幵矢（K仁0正常工作,4、 K2是系统的清零开矢（K2=0正常工作，5、 K3是系统的校分开矢（K3=0正常工作，6、 K4是系统的校时开矢（K4=0正常工作，（2）设计提高部分要求1、 使时钟具有整点报时功能（当时钟计到55” ,59 f 57” 时报时频率为 512Hz,59, 592、 闹表设定功能；3、自己添加其他功能；三、方案论证数字钟整体框图如下图所示译码显示电fig脉冲发生电路 一计时电SS 报时电本实验的目的是利用QUartUSIl软件设计一个多功能的数字计时器，使该计时器具有计时，显 示，清零，较分，校时及整点报时功能。依据上述数字钟电路结构方框图可知，秒计
3、时器和分计时器 均为60进制，小时计时器是24进制计数器。当秒计时器对IHZ时钟脉冲信号计数到60时，产生 一个进位脉冲，使分计时器的数值加1,同样，分计时器计数到60时，使小时计时器的数值加一。秒 计数模块和分计数模块的核心是模60的计数器，时计数模块的核心为模24的计数器，并且采用同 步计数的方法，即三个模块的时钟信号均来自同一个频率信号。当数字钟走时出现误差时，通过校时电路对时，分的时间进行校正，其中校时电路和清零电路只 需在原有电路的基础上采用一定的逻辑门电路实现。 为了防止机械开矢造成的抖动，本次实验我采用D触发器来消抖。系统复位模块只需要在计时模块的清零输入端输入有效信号， 即可完
4、成系统复位功能。译码显示模块要采用动态译码显示电路。用数据选择器在控制信号的作用下，选 择输出秒位、分 位或时位，上面所说的控制信号是由一个模 6计数器产生的信号。利用一个译码器进行数码管的位码控制，输入的控制信号同样为模6计数器产生的信号。为了保证数字钟走时准确，时钟信号源输出的信号频率需经过分频器分频，得到IHZ和1KHZ时钟信号 IHZ时钟信号用于计时，1KHZ寸钟信号用于动态扫描译码电路。通过分计时器和秒计时器的引脚在固定时刻采用逻辑门进行逻辑运算后驱动蜂鸣器，可实现整点报时 功能，引入不同的频率信号可改变报时声音的频率。四、各子模块设计原理与实现4.1.1脉冲发生器模块总体设计脉冲发
5、生器是数字电子钟的核心部分，它的精度和稳定度直接决定数字电子钟的质量。本实验 中，实验操作板只能提供48MHZ的频率，为保证数字电子钟的正常运行，我们需要多种频率的保 障：电子钟正常运行时IHZ的秒脉冲，动态扫描译码器时1KHZ的扫描脉冲，报时电路中500HZ的 低频信号脉冲。这些脉冲的获得可通过分频电路对48MHZ勺脉冲信号连续分频，选取我们所需要的 频率信号输入相矢电路即可。具体实 现方法如以下流程图所示：4.1.2分频子模块原理图(1)先设计一个1M分频器，利用此分频器，理论上将得到48HZ的频率信号，同时在10OO分频 电路输出端得到48KHZ的频率信号。该分频器的设计，利用74160
6、计数器，74160是具有清零、 置数、计数和禁止计数(保持)4中功能的集成BCD码计数器。用3个74160级联可以形成一个 1000计数器，即实现了 IoOO分频，1M分频参照1K分频设计。封装后fdiv2fredivi nput 48kfre48frein StI(2)设计第二个分频器，该分频器为一个模24的计数器。模24计数器由两个74160实现。仍然以74160为基础进行设计。当输入48KHZ和48Hz信号，将得到2KHz和2Hz的频率信号in StI COUNTER波形图如下所示11DW OMMO 阳他 乂皿 PbDD 述皿 OAf 0OqAJ 河弋皿 TMgH 证略 O.Q EJ-X
7、一 TnTTLnJTTDTTUTTnTTLnJTTnTTLJTTDTTLrLTTnTTUTTnTTUTITnmJTTnrE n nfdivlmidj nput mid_OUtPUt封装后inst(3)最后是一个二分频电路的实现，当然该分频器的实现着实简单，通过数字电路的学习便知只需利用一个T触发器便可组合成一个二分频器。其波形图如下图所示:IfttrIeVtIUe at0 PS两让14坤阴述卩皿300.卩八 WPK 卩庙述卩皿联.卩皿裱10Iwofrtinput 05UroEr eoutputA 0封装后fdiv3tw Ofrein PUt tw OfreOUtPUtin st34.1.3模块
8、整合总体电路将各分频子模块整合为最后的脉冲发生电路，如图所示:IWreOUTPUSiZOUTRq2TdiV3Iw OfreinpulM OfreoUtPUtq2Mq4Qo 3tw OffelnPUttv OffeOUtPUt7*圭寸装fdivSySteminPUtIkfre2fre512freIfreinst4.2.1计时电路总体设计计时电路是本实验基础电路中的矢键电路，也是本实验的核心之所在。由时计时器、分计时器、秒计时器构成。计时电路中的计数器， 可以用74160来实现。分别设计计时，计分和计秒的电路，计时为023,计分及计秒为059 o即，采用模24进行计时，采用 模60进行计分和计秒，
9、在达到23时59分59秒时时钟自动清零。4.2.2计时电路各子模块设计秒计数模块因为秒位的模数为60,所以使用两片74160来设计模60计数器，采用置数法来使计数器归 零。其电路图如下所示groundLDN 74160d TDNkey _minK)R2CLKAND2key hrX nsl7CLKInSt仿真波形如下图所示:Ml SAe SO.1LLtCU.C43s _ IInIIII八 SGC_gejujW inslSeCShiJ0 (NJdD4BQACQBDQCENTQDENPRCOCLRNCLKCOUNTERSeC_geoj f-r4SeC ge 判SeC ge SeC ge LDNLDN
10、*grounc-CLRCLK CLR1INPUlVCCIENINPUr IVCCkeV minINPUT1 f VeCIkeV hrINPUTq0CLOS. Oi： 1(17. piH9J7x11374160nNNTNPLRN T- A Bj D E E e dHHSeO KQAQBQCQDCLKCOUNTERSeC_shi0SeC shil SeCShi 、 sec_shH3卜 KI21J1 X123.79 XIlirlIrWWllmirllrrdrllTl ITllmIlmIrHlrTIlrHlrd ml rrl rl ITi4j； I inst3消颤电路如下图所示:将校分校时电路与计时电
11、路相连,如下图所示:4.6系统清零和保持功能清零电路的目的是在任一时刻，能够随意的对时钟显示电路进行清零控制。所谓 保持电路，就是在开矢作用时，计数器计数保持；开矢不作用时，计数继续进行。在计时模块的设计中，已经将使能端与清零端的接口封装在了整个模块中了，作为整个的计时模块的使能与清零来使用。如下图所至此，数字钟的所有模块均已设计完毕，将其一一整合，得下图整体电路:五、附加功能的实现与设想由于本人能力有限，在一周的时间里只完成了一些较为基本的内容，对于一些提高部分，虽有在实验期间有所尝试，只实现了秒表和星期(_)秒表：秒表是针对实验板所做的一个附加功能。本实验中，时分秒三个计时器共使用了六个L
12、ED其 余的两个可用作秒表计时。秒表计时单元采用 10OHZ作为时钟输入，采用两个74160级联进行模100计数即可实现。当秒表单元达到99时，向秒计时器使能端提供一 输入信号，使此使能端有效，在下一脉冲到来时，秒表单元清零同时向分计时器进位。这一单元的实现主要难点在于如何将秒表计时与正常的时钟计时统一起来，在不需要秒表时正 常计时，而需要时，则进行秒表功能。为不影响系统已有功能的前提下，加入了一个秒表开矢K5,当时钟电路清零时，将秒表开矢拨 至0端，正常计时，一旦将秒表开矢K5拨至1 ,则系统进入秒表计时阶段。这一附加功能可以通过 一个选择器以及若干逻辑门电路实现。秒表原理图如下图 所示：k
13、5 i INPUTi VCC-ClkIOO INpOUTPUT rawsslO%z MAMD4 SSI z sshOssh3K Iins(三)闹钟闹钟功能由于能力和时间限制我没有完成，但是也有相矢的一些设想，现罗列如 下：闹钟模块 的设计主要需要解决三个问题，分别是闹钟校分校时的控制，显示模块 的复用和闹铃在规定的时间响 起。a)闹钟校分校时的控制以2HZ频率来校分和校时原理图如下：74160Idn-JLDNAi :instQAQBQCQDRCO-X - - L .lg3 . X 74160LDNA.fsD.COUNTERBQACQBDQCENTQDENPROCCLRNCLKCOUNTER C
14、 .fs2审 一 VV sQ 4 W-0,ai 1 I - emsl V： a B fe 13.0n ni CShijiShiiAND2 toEinStik7.rr raMq7 $3”0I net?I Q3i S53.c:k3g3.oja utEKiG-eMM Ri* VrZ rwvb4购就亍“b)显示模块复用用K7控制选择器的输出，当K7=0时，输出的是计时器的值，K7=0时切换至闹钟校分校时界面，原理图如下：i 32XUanl6k7kalmk7nfg3.O nfs3.,0 afe3.0 afs3 .0 nsg3r.O ns$3.,0 asg3.O ass3.Oj inst32选16内部电路
15、: nfs：SELUA*7rfspAlBlA274157YlL垃 Y4X1021亦3B2A3Y2Y3xfs(d症xfs2xfs3A nf 筑! ：X自 fsj:*o-HB3MY4B4GNxta MULTlPLEXERHOVrwMirM h KMI-IIiliUIIU HnSgTSEL-5 Al YasgBl f ns、Bn XA2Yl asgB2Y2nsiXA33 ? assB34 nsgA4：上_HeB4GN:荷 mk 74157.十 SELinsti MULTIPLEXER 九 11 *j r E I *41 l VX30I11 *XSgPj M /1xag 3J 八 Xxag O)kal
16、mk? ssX启誘InssjW .assXT .l,nss ,A ass I :mssjX :W-X一74157SELAlBl2A3*_ B3MHOB4GN,nst4 MULTIPLEXER- V 0 命 IiWFF - f 显示模块的复用是通过设计一个32选16的选择器实现的。由于K7是闹钟模式控制开矢，当K7为0时选择正常计数输出给显示模块，当K7为1时，选择闹钟校时的输出给显示模块显示。这样做的好处是不需要新增显示模块，节约工作量。C)闹钟定时响起计时输出与闹钟校分校时结果比较:IirIHlMrIHtWHr Hi:n aobiaoICOmPk7IkhZ9陰期fs3.0sg.o邮期k3k4QPlSsip.Od23efl KCSSfl.0InStfgip.OCfS .0f$l3.OCfe3.0sgip.OCgOaip.,O COmP 琲XlId 熾 bl 3.0f3
