CMOS带隙基准源的研究现状.docx
- 文档编号:5519461
- 上传时间:2023-05-08
- 格式:DOCX
- 页数:16
- 大小:704.18KB
CMOS带隙基准源的研究现状.docx
《CMOS带隙基准源的研究现状.docx》由会员分享,可在线阅读,更多相关《CMOS带隙基准源的研究现状.docx(16页珍藏版)》请在冰点文库上搜索。
CMOS带隙基准源的研究现状
本科学生学年论文
论文题目:
CMOS带隙基准源的研究现状
学院:
年级:
专业:
姓名:
学号:
指导教师:
年月日
摘要
带隙基准电路是集成电路中的重要单元,输出不随温度、电源电压变化的基准电压或基准电流,基准源在模拟和混合集成电路中应用非常广泛,比如数据转换电路和稳压电路等。
本文简单介绍了CMOS带隙基准源的发展历程、最近几年发展情况以及未来发展前景,介绍了目前在某些研究领域中的发展及研究现状,分析了传统带隙基准源的不足;简单介绍了CMOS带隙基准源的基本原理以及电路种类及其各自特点,重点介绍了国内学者所集中研究的几种新型带隙基准源电路,以及这些新的设计方法存在哪些不足,应该怎样改进等等,分析了CMOS带隙基准源的下一步发展趋势。
关键词
带隙基准;低电压;低功耗;高精度;温度系数
Abstract
Bandgapreferencesourceisanimportantunitinintegratedcircuits,whichsuppliedreferencevoltageorcurrentindependentoftemperatureandsupplyvoltage.Thebandgapreferencesourceiswidelyusedinanalogandmixedintegratedcircuits,suchasdataconversioncircuitandthevoltageregulatorcircuit.ThispaperbrieflydescribesthedevelopmentprocessoftheCMOSbandgapreferencesources,inrecentyears,developmentsandfutureprospectsfordevelopment,currentdevelopmentandresearchofthestatusquo,insomeresearchareasandthelackofaconventionalbandgapreferencesouce;BriefthebasicprinciplesoftheCOMSbandgapreferencecircuittypesandtheirrespectivecharacteristics,focusingonthedomesticscholarshavefocusedonseveralnewbandgapreferencecircuit,andthesenewdesignmethodswhataretheweaknesses,andhowimprovethetoanalyzethefuturedevelopmenttrendoftheCMOSbandgapreferencesource.
Keywords
Bandgapreferencesource;lowpower;lowsupplyvoltage;highprecise;Temperaturecoefficient
前言
迄今为止,市面上推出的基准电压源根据其技术工艺不同大致可分为三种类型:
掩埋齐纳基准、XFET基准和带隙基准。
掩埋型齐纳二极管是一种比常规齐纳二极管更稳定的特殊齐纳二极管,这是因为它采用了将击穿区植入硅表面以下的结构。
掩埋齐纳基准则是由掩埋型齐纳二极管构成的基准。
它具有很高的初始精度,好的温度系数和长期漂移稳定性,噪声电压低,总体性能优于其它类型的基准,故常用于12位或更高分辨率的系统中。
掩埋齐纳基准通常要求至少SV以上的供电电压,并要消耗几百微安的电流,功耗比较大,并且价格比较昂贵。
XFET(extraimplantationjunctionFieldEffectTransistor)基准是一种新型的电压基准,其核心是利用JFET(JunetionFieldEffeetTransistor)设计的,利用一对具有不同夹断电压JFET,将其差分输出电压放大以产生一个稳定的基准电压。
由于两个JFET中的一个JFET在制造时外加了一步离子注入工艺,所以称为外加离子注入结型场效应管(extraimplantationjunctionFieldEffectTransistor)基准电压源,简称XFET基准电压源。
XFET基准静态电流很低,可用于3V电压系统,并且仍能保持良好的性能。
它有三项显著的特点:
其一是在相同的工作电流条件下,它的峰一峰值噪声电压通常比带隙基准低数倍;其二是XFET基准静态电流很低,但可以为负载提供的输出电流不是很低,并且输出端不需要加去祸电容;其三是XFET基准具有极好的长期漂移稳定性。
XFET基准的性能水平界于带隙和齐纳基准之间,其缺点是需要特殊工艺来实现,成本较局。
带隙基准电压源包括双极型带隙基准源和CMOS带隙基准源,工艺条件宽。
带隙基准源的性能较其他基准有了很大的飞跃。
带隙基准输出电压受温度和电源电压影响小,并且其精度高。
基准的初始精度、温度系数、长期漂移、噪声电压等性能指标从低到高覆盖面较宽,适用于多种不同精度要求的系统中。
该类基准既有为通常目的设计的类型,也有静态电流小至几十微安,输入输出电压差较低而适用于电池供电场合的产品,因而应用范围很宽
综合来看,带隙基准性能良好,价格适中,是性价比最高的电压基准。
所以研究带隙基准源的前景是十分可观的,本文重点介绍了国内学者所集中研究的几种新型带隙基准源电路。
第一章绪论
1.1基准源的作用
集成电路大体包括三个方面:
数字电路,模拟电路,数模混合电路。
其中数字电路的心脏是锁相环,而模拟电路的重要单元是基准源电路。
并且,在很多锁相环电路中,带隙基准起着至关重要的作用。
所以,基准源电路在现代的模拟和数模混合电路中占有非常重要的地位。
1.2基准源的分类与特点
集成电路中,有三种常用的基准源:
掩埋齐纳(Zener)基准源、XFET(extraimplantationjunctionFieldEffectTransistor)基准源和带隙(Bandgap)基准源。
由于SOC(SystemOnChip)系统的迅速发展,系统要求模拟集成模块能够兼容标准CMOS工艺;又因为在SOC系统上,数字集成模块的噪声容易通过电源和地耦合到模拟集成模块,这要求模拟集成模块的PSRR(电源抑制比)非常高;同时,由于移动电子设备的逐渐增多,要求模拟集成电路的电源电压能够降至1V左右,功耗在μW量级上。
所以,尽管掩埋齐纳基准源和XFET基准源的输出温度稳定性非常好,但是它们的制造流程都不能兼容标准CMOS工艺,并且掩埋齐纳基准源的输出电压一般大于5V。
而带隙基准源具有以下优点:
与标准CMOS工艺完全兼容;可以工作于低电源电压下;温度漂移、噪声和PSRR等都能够满足大部分系统的要求。
所以带隙基准源得到了广泛的研究与应用。
1.3基准源的研究现状及其应用
但是传统的带隙基准电路存在很多问题,在温度系数,功耗,PSRR等方面无法达到现今集成电路设计的要求。
近几年针对这些问题,很多国内学者从温度系数,PSRR,功耗,精度等方面对其进行了改进,取得了十分不错的进展。
如今,带隙基准源在AD/DA、电源芯片、锁相环、高精度的电压表、电流表、欧姆表等领域有着很广泛的应用。
1.4本文的研究背景和选题意义
集成电路中最先发展起来的是双极型工艺,所以双极型(biPolar)工艺制作出来的基准已经达到了很高的性能和精度。
MOS工艺在上世纪80年代得到长足的发展,90年代以后CMOS凭借其低功耗、高集成度和设计简便等特性逐渐占领了数字产品市场。
由于成本的下降和系统集成度提高的需要,人们更倾向于用标准数字CMOS工艺来生产高性能的模拟器件,因此近年来CMOS带隙基准电压源的研究一直很活跃。
国内外对CMOS工艺带隙基准电压源做了大量的研究,最新的技术进展主要体现在以下几个方面。
(1)低温度系数
低温度系数的电压基准源对于高分辨率的DAC和ADC尤其重要。
对于一阶补偿的带隙基准源,温度系数通常可以做到10一60ppm/℃。
为了进一步降低带隙基准的温度系数必须做高阶补偿。
目前出现的高阶补偿技术包括利用MOS管亚闭区v一I特性的补偿的带隙基准电路、利用电阻的温度特性的曲率校正方法、指数曲率补偿方法、vBE线性化法、温度分段补偿方法等。
今低电压工作的电压基准源随着深亚微米集成电路技术的不断发展,集成电路的电源电压越来越低。
带隙基准电压在1.2V左右,所以一般的带隙基准源的工作电压至少在1.2V以上。
采用特殊电路结构的带隙基准源可以工作在Iv左右。
采用这些电路结构后主要的工作电压限制通常来自于运放的工作电压,并最终受限于MOS管的闽值电压。
(2)高电源纹波抑制比
随着射频集成电路和数字电路的发展以及带基准源在高频电路应用中的推广,电源抑制比成为了基准源在高频及数模混合电路中的一个重要衡量标准。
在数模混合集成电路中,数字电路的噪声可能对模拟电路产生不利的影响。
因此,在混合电路中电压基准源应该在较宽的范围内具有良好的电源电压抑制比性能。
(3)低功耗
低功耗是衡量电路性能好坏的指标之一。
作为集成电路的一个基本单元电路,低功耗也一直是基准电压研究发展的一个方向。
CMOS带隙基准电压源不但能够提供系统要求的基准电压或电流,而且具有功耗很小、高集成度和设计简便等优点,广泛应用于模拟集成电路和混合集成电路中。
例如,它在电源切换管理器、低压线性稳压器、数/模转换器、模/数转换器、射频电路、传感器电路和通信电路等电路中都是重要组成部分。
综上所述,选择CMOS带隙基准源作为研究对象具有重要的理论研究意义和实际应用意义。
第二章CMOS带隙基准源的基本原理
2.1基准源的基本原理
带隙基准的工作原理:
利用双极型晶体管的基极-发射极电压VBE的负温度系数和不同电流密度下两个双极型晶体管基极-发射极电压的差值的正温度系数相互补偿,使输出电压达到很低的温度漂移。
即输出电压可以表示为:
VREF=VBE+KΔVBE=VBE+VT(1+R2/R3)lnN(2-1)
式中,VBE和VT分别具有负温度系数和正温度系数。
恰当地选择R2和R3,N,可以使VREF变得与温度无关,得到零温度系数的基准电压。
理论上,VREF的温度系数可以为零,几乎不受电源电压变化的影响,有较好的电源抑制比。
但是,实际电路设计中,由于运放的失调电压对VREF的影响,VBE与温度的非线性关系,使得传统带隙基准没有理论上的那么出色。
同时当今集成电路的发展要求带隙基准电源有更低的功耗,并且能够工作在低电压下以及要求基准电路有更高的PSRR抑制比,所以,传统的带隙基准电路已经在很多方面不能适应模拟和混合电路的发展要求,对它的改进是很必要的,也是很有研究价值的。
2.2CMOS带隙基准源的精度
CMOS带隙基准源的精度受到很多因素的限制:
1)三极管VEB的温度系数与温度本身有关,而VEB的温度系数是一个常数,只叠加上述两部分电压进行温度补偿是一阶近似补偿,如果需要更为精确的基准电压,需要进行高阶温度补偿。
2)实际电路中,运算放大器的输入失调电压不为零。
考虑VOS失调电压,输出基准应修正为:
Vref=Vbe+R1+R2/R1(VTlnn-VOS)(2-2)
由于在CMOS工艺中运放的VOS可以高达20mV,输入失调电压已成为限制输出基准精度的重要因素。
3)在分析图1电路的过程中,假设电阻的温度系数为0,这在实际电路中是不可能实现的。
电阻的温度系数同样会影响带隙基准源的输出精度。
4)CMOS带隙基准源电路采用的寄生三极管的一般小于10,较大的基极电流是带隙基准源误差的来源之一。
在上述因素的影响下,简单CMOS带隙基准源的精度一般在40ppm/左右。
2.3基准源电源电压的最小值
带隙基准源电源电压的最小值也受到两个限制,输出基准的大小决定了电源电压的最小值:
min{VDD}=Vref+VSDsat3(2-3)
运算放大器的共模输入电压也会限制电源电压:
如果运算放大器采用NMOS差分输入,运放输入端的最小共模输入电压为
:
min{VINCM}=VTN+2VDSsat(2-4)
最小的电源电压为:
min{VDD}=VTN+2VDSsat+VR2+VDSsat3(2-5)
同理可得运放采用PMOS差分输入的最小电源电压:
min{VDD}=VEB2+|VT|+2VSDsat(2-6)
在这两个因素的限制下,带隙基准源电路的电源电压一般在1.6V以上。
第三章改进的CMOS带隙基准源
3.1低电源电压的带隙基准源电路
3.1.1输出端接分流电阻的带隙基准源
通过合理选择运放的输入级,可以消除运放共模输入电平对电源电压的限制。
降低电源电压的难题在于消除输出基准对的限制。
在输出端接一个分流电阻可以达到目的。
如图3,该电路既可以保证输出基准的温度稳定性,又可以降低输出基准的大小,从而降低电源电压。
由图得:
VREF=R3/(R2+R3·)[VBE3+R2×(KTlnN)/qR1](3-1)
图3-2输出端接分流电阻的带隙基准源
3.1.2电流模结构带隙基准源
在运算放大器的两输入端加入阻值相等的分流电阻可以实现任意调节输出基准大小的目的。
输出基准电压由两个电流和电流经过电阻获得。
但是运放的输入共模电平仍然会限制电源电压。
由图得:
VREF=R3(KT/qR1lnN+VBE/R2)(3-2)
通过调节电阻R1、R2的大小,使Vref的温度系数为零;而通过调节电阻R3的大小来调整输出基准电压的大小。
图3-2电流模结构带隙基准源
3.1.3采用跨阻放大器的低电压带隙基准源
用跨阻放大器代替运算放大器的带隙基准电路同样可以达到低电压的要求。
其中因为跨阻放大器为电流输入,所以没有共模输入电平的限制。
如图,具体如下:
在负反馈的作用下,VA=VB,电流I1(流过电阻R1的电流)的为PTAT电流:
I1=(kT/qR1)lnN(3-3)
假设跨导放大器输入端的电压为Vb,则有:
I2=(VBE2-Vb)/R2(3-4)
通过相同的偏置电路,可以使VC=Vb,所以有:
I4=Vb/R4=Vb/R2(3-5)
电流镜的作用,有
IM9-IM5=IM8-IM4(3-6)
即:
I3=I4=Vb/R2(3-7)
得出:
VREF=R3(kTlnN/qR1+VBE2/R2)(3-8)
由于电路同时应用了电流模技术,所以电源电压可以低到1.2V。
图3-3采用跨阻放大器的低电压带隙基准源
3.2低功耗带隙基准源电路
3.2.1工作在亚阈值区的带隙基准源
与双极晶体管相似,工作在亚阈值区MOS管的电压电流成指数关系:
VGS=VTH+VTln(ID/ID0W/L)(3-9)
因此,可以利用工作在亚阈值区的MOS管实现带隙基准源。
具体电路如图所示。
偏置电路由两部分构成:
M1~M4组成cascode电流镜和M5、M6组成反馈电路。
偏置电路在M6的源极上产生一个CTAT电压,这个电压加在M7栅极上,得到一个CTAT的小信号电流。
而M8的小信号电流为PTAT的,选择合适的宽长比,能够使PTAT电流和CTAT电流的温度系数相互抵消,在M7的漏极上得到与温度无关的基准电压。
由于电路中所有的MOS均处于亚阈值区,电路的电源电压可以低至0.5V,消耗的电流在nA量级上。
图3-4工作在亚阈值区的带隙基准源
3.2.2开关电容型带隙基准源
传统带隙基准源电路中,三极管发射极面积比确定了VEB。
这种情况下,电阻值和功耗之间存在折中关系,不可能在芯片面积和功耗上同时达到较优值。
开关电容技术由于其匹配精度高、静态功耗小的优点在模拟集成电路中应用非常广泛。
图3-5是一个开关电容型带隙基准源,它可以同时在面积和功耗上达到一个较好的水平,而且电路中只有一个三极管,消除了三极管之间的匹配问题,减小了芯片面积。
它的工作状态分成三个周期:
第一个周期S1断开,S2闭合:
C2两端电压为0。
C1两端电压、运算放大器的输出端电压等于运放正输入端的电压:
VBE2=VTln(IB2/IS)(3-10)
第二个周期S1、S2都断开:
所有电压保持不变;第三个周期S1闭合,S2断开:
运算放大器的正输入端的电压变为:
VBE12=VTln[(IB1+IB2)/IS](3-11)
运放、C1、C2组成的反馈放大器对运放正负输入端之间的电压差进行放大,加在原来的电压上,所以第三个周期运放输出端电压:
VBE2=(C1+C2/C2)VTln(IB1+IB2/IB2)(3-12)
S3、C3将第三个周期内运放输出端的电压采样保持作为基准源的输出。
3.3低温度系数的带隙基准电路
宋晶等人提出了一种新的电路,在PTAT产生电路的基极引入一个小电阻。
由于在基准电压中迭加一个温度的指数函数,从而消除了高次项。
基准可以表示为由常数项、温度一次项、温度非线性项三部分组成,即:
VREF=K0VG0+K2(2AK1-B)T+{K2(A/β∞)T·exp(ΔEG/kT)-CK0Tln(T/T0)}(3-13)
其中,β∞和ΔEG都是与温度无关的常量;ΔEG称为晶体管发射区带隙能量衰减因子吴文兰:
在读大学生,正比于发射区掺杂浓度;A、B、C均为正常量;K0、K1、K2可通过改变电阻值调节,也为正值。
设y1=K2(A/β∞)T·exp(ΔEG/kT),y2=-CK0Tln(T/T0)。
y1、y2一个曲率为负,一个曲率为正,因此存在曲率补偿的可能。
调节R10来调整K2的值,使y1弯曲的部分与y2的近似相等,但曲率相反;调节R3、R4来调整K1,使整个基准的温度一次项(包括
(1)式第二部分的一次项及非线性项部分补偿后剩下的一次项)趋近于零;调节R5-R9来调整K0,以获得所需要的基准值。
同时为了在低温度系数基础上提高电源电压的抑制特性,他们在该电路中采用了一种钳位互补补偿方法,即在偏置电路中引入一个三极管QN9。
此时,运放偏置电流等于ICQN8与ICQN9之和,ICQN8仍是IMP1的镜像电流。
当IMP1变化时,ICQN8跟着变化,而ICQN9会反向变化。
结果一个增大,另一个减小,从而使偏置电流的总量基本保持恒定,大大降低了其对基准的影响。
经仿真和测试得其温度系数仅为1.43ppm/℃,并具有0.105mV/V的电源抑制特性及直流PSRR=65dB的高电源抑制比。
该电路可广泛应用在高精度、宽温度范围的BiCMOS集成电路设计中。
3.4高PSRR带隙基准源[
在SOC系统中,数字模块的噪声可以通过电源、地耦合到模拟模块,模拟模块的PSRR好坏直接影响模拟模块的工作性能。
S.Mehrmanesh等人提出一种新的带隙基准源电路结构:
带隙基准核心电路并不是直接由电源供电,而是由一个电压源供电。
为了减小其对电源的依赖性,电压源由带隙基准核心电路提供的反馈信号控制。
该电路的PSRR在直流时为-110dB,在1MHz下为-70dB。
提高PSRR的另一种简单方法就是采用Cascode电流镜。
利用亚阈值MOS的栅源电压的带隙基准源,也可以达到非常高的PSRR。
图3-6高PSRR带隙基准源
第四章带隙基准源的发展
随着现代微电子技术和通信技术的发展,集成电路已进入超深亚微米时代,它的发展继续以追求高频、高速、高集成度、多功能、低功耗为目标。
在发展的同时,集成电路逐渐与其它学科和技术相结合,形成新的方向,新的学科或专业,不断改变着传统专业分工的格局,使得SOC系统(SystemonChip)越来越复杂。
这对模拟电路基本模块的电压、功耗、精度和速度等,提出了更高的要求。
传统的带隙基准源电路结构渐渐难以适应设计需求。
因此最近几年,国内外学者都着手于对传统带隙基准源进行改进,主要集中降低温度系数TC,提高了PSRR,以及使其能工作在低电源电压下,展现出低功耗,低噪声,低温漂、高精度等特性。
虽然自2005年之前,我国对带隙基准源电路的研究十分少见,相关的论文和资料都是少之又少,但是最近几年,国内学者对带隙基准给予了相当大的重视,相关的研究课题和论文发表逐渐增多其中提出了很多对传统的带隙基准电路改进的不错的方法和理论。
虽然学者们对带隙基准源电路的改进还存在不少缺点,特别是不能同时满足低功耗,低噪声,低温漂、高精度等要求,但是总体的发展趋势良好。
所以对带隙基准源的进一步研究和完善是很有必要的,这对整个集成电路设计的发展也是很重要的。
将来随着工艺不断进步,器件的工作电压会不断减小,因此可能需要采用新的工艺模型,设计新的电路结构,还可以考虑采用亚闭值MOSFET器件,以进一步降低器件的功耗。
带隙基准源电路的进一步改进和完善将会是朝着能够同时满足低功耗,低温度系数,高PSRR抑制比,低噪声,以及低电源工作电压等要求发展的。
结论
CMOS带隙基准源由于其各方面的综合优势,在集成电路中应用非常广泛,为系统提供不随温度、电源电压变化的基准电压或电流。
它在不同的应用环境需要满足低电源电压、高精度、低功耗、高PSRR不同要求。
因此,研究不同性能的CMOS带隙基准源是非常有意义的。
本文概述了CMOS带隙基准源的原理以及国内外对各种带隙基准源的设计,指出了限制CMOS带隙基准源性能的主要因素,分析比较了不同结构的CMOS带隙基准源。
我认为在将来的研究中,可以从以下方面进行考虑:
未来集成电路的发展趋势是低压和低功耗,随着工艺不断进步,器件的工作电压会不断减小,上述设计的基准源有的可能将不再适用,因此需要采用新的工艺模型,设计新的电路结构。
另外,还可以考虑采用亚闭值MOSFET器件,以进一步降低器件的功耗。
参考文献
[1]拉扎维.模拟CMOS集成电路设计[M].西安:
西安交通大学出版社,2003:
309-324
[2]pillipE.Allen.CMOS模拟集成电路设计[M].电子工业出版社,2005:
218-228
[3]幸新鹏,李冬梅,王志华,CMOS带隙基准源研究现状[J],微电子学,2008,43
(2):
57-63
[4]MalcovatiP,MalobertiF.NewCurvatureCompensationTechniqueforCMOSBandgapReferencewithSub1VOperation[J].IEEESolid-stateCircuit,2001,36(7):
1076-1081.
[5]B
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- CMOS 基准 研究 现状