1、5. 总线的连接方式（总线的设置）单总线结构、双总线结构及三总线结构等三种总线结构的原理框图及其特点。6. 不同的总线结构对计算机系统性能的影响主要包括最大的主存容量、指令系统和吞吐量等方面。7. 接口的基本概念广义上说，接口是指CPU和内存、外设或外设之间，或两种机器之间通过总线进行连接的逻辑部件。而本书中我们所说的接口是指外围接口（适配器），它是主机和外设之间互相连接的逻辑部件。我们可从逻辑上和物理上加以理解。逻辑上： 接口物理上：8. 接口的基本功能：（1）交换主机与外设的状态信息，如控制外设的启停，外设的忙、准备就绪等。（2）匹配外设与主机的速度差异。（3）实现数据格式的转换；（4）实
2、现主机与外设之间的数据交换。9. 接口的基本组成：以接口的基本功能理解其基本组成，例如要实现功能（1），必须要有（1）、（2）两部分的组成，实现功能（2），必须要有（3） 这部分的组成，实现功能（3），必须要有（4） 这部分的组成。（1）设备地址译码线路（2）设备状态字寄存器（3）输入/输出缓冲器（4）数据转换线路（5）根据总线控制需要的定时信号线路10. 接口按外设供求数据方式的不同进行分类：（1）串行数据接口接口与外设侧，数据按序逐位传送的接口。（2）并行数据接口接口与设备和主机之间数据并行传送的接口。两者的根本区别：接口与外设侧，数据是串行传送还是并行传送。11. 串行数据接口（1）异步
3、串行码的字符格式：1个起始位+（58）个数据位+1个校验位（可选）+（12）个终止位（2）波特指串行数据接口每秒钟传送的二进制位数，是衡量传输通道频宽的指标。12. 总线的仲裁方式分为集中式仲裁和分布式仲裁两类。本书讨论的是集中式仲裁，它主要有链式查询方式、计数器定时查询方式和独立请求方式三种。（1）链式查询方式应熟记三根主要控制线BB、BR和BG的功能。这种链式查询方式，总线授权线BG按优先权由高至低依次传送，也就是说，设备的优先权取决于设备与总线仲裁器的近远（逻辑上）。链式查询方式具有所需传输线少，便于更改和扩充等优点，但其缺点是对询问链电路的故障很敏感，优先级别低的设备可能长期不能使用总
4、线。（2）计数器定时查询方式请求使用总线的设备，其地址与计数值一致时，在总线不忙时可获得总线的使用权。计数器定时查询方式具有设备优先次序可灵活变动的优点，如设置为固定优先级，只需使计数器每次的初值均为0；也可由固定优先级变为优先级相等的循环优先级，则只需使计数器从终止点开始计数。其缺点主要是传输线较多。（3）独立请求方式每个设备均有一对BRi和BGi线，通过自身的BRi请求，由总线仲裁部件经判优发出BGi信号以使优先设备获得总线使用权。独立请求方式的优点主要是响应速度快，对优先次序的控制灵活等。其缺点是控制线多。13. 总线数据传送过程采用的两种定时方式：通常分为同步定时和异步定时。（1）同步
5、定时总线上所有部件都在公共时钟线上的同步信号协调下工作。其特点是有公共时钟。同步定时方式具有较高的传输频率，但不适合存取时间差别大的设备之间的通信。（2）异步定时总线上的设备（部件）有各自的时钟，它们之间通常采用“应答”方式进行通信。其特点是无公共时间标准。异步定时方式具有可靠性高，适用于存取时间不同的部件之间的通信。但传输效率较低。16. 本章主要的术语, 概念 总线 内部总线 系统总线 外总线 存储总线I/O总线 地址总线 数据总线 控制总线 单向总线双向总线 总线带宽 单总线结构 双总线结构 三总线结构串行传送 并行传送 分时传送 接口 串行接口并行接口 波特 集中式仲裁 主设备（主方）
6、 从设备（从方）同步定时 异步定时 HOST总线 ISA总线 PCI总线第4章 存储系统1.存储器的分类，主要掌握按存取方式分类和按在计算机系统中的作用分类。2.存储系统的设计目标：在一定的成本下，获得尽可能大的存储容量，尽可能高的存取速度以及可靠性等。3存储系统的分级结构（1）高速缓冲存储器在计算机系统中用于存放最活跃的程序和数据的高速小容量存储器。（2）主存储器用于存放计算机运行期间的大量程序和数据的半导体存储器。内存储器（简称内存）包括主存储器和高速缓冲存储器，是CPU 能直接访问的存储器。（3）外存储器（辅助存储器）存放当前暂不参与运行的程序和数据，需要时再与主存成批交换信息的存储器。
7、例如磁表面存储器（磁盘、磁带）、光盘存储器。4.主存储器的技术指标（1）存储容量主存存储单元的总数，通常用字数或字节数表示。按字节编址的主存，存储容量的单位可用KB、MB、GB、TB等单位表示：1KB=210 B， 1MB=220 B，1GB=230B， 1TB=240B第5章 输入/输出系统本章的重点内容：掌握外设与主机交换信息的主要方式：直接程序控制（查询）方式；程序中断方式、直接内存访问（DMA）方式和通道方式。1. 外围设备是指计算机硬件系统除主机外的其他部分。是计算机硬件系统的重要组成部分。外设的发展方向主要是采用新技术，向低成本，小体积、高速、大容量、低功耗和智能化等方面发展。7.
8、 I/O系统是指外设、I/O接口、I/O管理部件及其有关的软件。I/O系统的任务主要是把原始数据、解题程序和控制命令等信息送入主机，并输出运算结果和机器工作状态等信息。8. 外设与主机交换信息的方式有5种：直接程序控制方式，程序中断方式，直接内存访问方式（DMA），通道方式和输入/输出处理机（IOP）方式。9. I/O设备的编址：（1）统一编址法将主存的部分地址空间划分给外设的I/O端口，即外设与主存统一编址。统一编址法的优点主要是访问外设与主存一样方便灵活；不需专门的I/O指令。统一编址法适用于单总线结构的计算机。统一编址法的缺点是外设占用了主存的部分空间。（2）单独编址法用I/O指令的地址
9、码字段指定外设。单独编址法的优点主要是不占用主存空间，适用于双总线和三总线结构的计算机。10. I/O指令的功能：（1）控制外设进行某些动作，如启动、停机等；（2）测试外设的状态，如“忙”、“就绪”等；（3）传送数据。11. 直接程序控制方式接口的组成。（1）设备选择电路通常用译码器电路，以确定本设备是否为CPU所选中的设备。（2）数据缓冲器IBR和OBR输入设备设置输入缓冲寄存器IBR：用以存放从输入设备读出的数据，再送往主机。输出设备设置输出缓冲寄存器OBR：用以暂存主机送来的数据，以便送给输出设备。（3）外设的状态标志用以标志外设的工作状态，供CPU读入分析。12. 直接程序控制输入/输
10、出的过程，从程序控制的输入过程可见，CPU和外设是串行工作的，这种方式只适用于单用户时，主机只输入或输出而无任何其他事干的场合，且其接口硬设备少，简单易控制。另外，从以上输入过程可深刻理解I/O指令的三大功能。13.中断及中断系统的概念。当某种事件发生时，计算机暂停当前程序的执行，转向为该事件服务，服务完毕，返回原程序继续执行，这种功能称为中断。硬件中断机构以及包括接口中断部分的电路和软件服务程序统称为中断系统。14.为什么要有中断？（1）实现主机与外设（包括多台外设）的并行工作；（2）故障的诊断和处理；（3）实时控制；（4）人机联系的控制台请求。15.中断的分类（1）按中断源性质与CPU的关
11、系分： 处理机内的中断（内中断） 系统内外设的中断（外中断） （2）中断按处理方式的不同分： 程序中断利用中断服务程序对引起中断的事件进行处理的中断。程序中断的特点是能完成较复杂的处理，有较高的灵活性，CPU的效率较高，但开销大，不适合高速的外设。 简单中断暂停处理机的数据传送操作，插入外设与内存间的数据传送操作。简单中断的特点是速度快，适用于高速的外设，但所用器件多且只能处理简单的事件。16.多级中断从中断服务程序中转入新的中断服务程序。参见P325 图7.28。多级中断的原则是优先级别高的中断源可以中断优先级别低的中断源的服务程序。17.中断源的中断请求中断源是指引起中断的设备或事态。中断
12、源的状态标志用以表示中断源的工作情况。例如PDP11机外设的状态字如下： 15 11 7 6 0DRIS 忙 启动 准备好/完成 中断允许CPU通过I/O指令的执行，实现对外设状态寄存器的控制和检测。中断请求信号的记录，在接口电路中设置中断请求触发器 CIRQ，记录中断请求信号，当CIRQ 为1 时，向CPU请求中断。通常置“1” CIRQ 的条件是外设准备就绪和CPU允许该外设请求中断。中断请求信号通过中断请求线向CPU发中断请求信号。18. 中断响应CPU终止现行程序的执行，转向中断服务程序的过程。CPU响应可屏蔽中断的条件通常是：（1）CPU处于允许（开放）中断的状态（CF =1）；（2
13、）无DMA请求，至少有一个可屏蔽的中断源请求中断；（3）通常为一条指令执行完。19. 向量中断通过向量中断优先权编码器（VIPE）主动的为CPU提供申请中断的优先设备而使该设备得到服务的中断技术。通常是提供向量地址，指明中断服务程序入口地址的地址。20. 中断屏蔽中断屏蔽是指封锁中断源的中断请求功能，之所以要有中断屏蔽，一是为按多级中断的原则实现中断的嵌套，二是为能动态改变中断的优先次序。实现屏蔽的做法通常有二种： 给中断源设置屏蔽触发器Mask，通过屏蔽指令（MSKO）填入屏蔽码达到屏蔽的目的。或 给外设状态寄存器的“中断允许位I”由指令写入“0”达到屏蔽的目的。值得注意的是CPU的中断开放
14、与否是带全局性的控制，而外设接口上的屏蔽与否是对该设备（局部性）中断请求的控制。21.中断的处理及返回中断进程包括前（先行）处理、服务处理和恢复处理三个阶段：（参见P324 图7.27）中断服务的额外开销是指前（先行）处理和恢复处理所耗费的时间。在服务程序中，是根据中断源与主机交换信息的要求进行处理。中断返回是在服务完毕执行中断返回指令返回到原来被中断的程序去执行。因此，中断返回指令完成恢复断点地址和原处理机状态的操作。22. DMA方式DMA方式是一种在数据交换过程中完全由硬件（DMA控制器）实现外设与内存直接交换数据的工作方式。DMA方式的特点是速度快，CPU的效率高，适用于高速外设与内存
15、交换信息，但硬件线路较复杂。23.三种DMA的传送方式（1）在DMA工作时，停止CPU访问内存；（2）周期挪用，即当有DMA请求时，CPU让出一个或几个存储周期实现DMA的数据交换；（3）DMA与CPU交替访内，把CPU周期划分为DMA控制器访问内存和CPU访问内存两个阶段。24. DMA控制器的基本组成及其工作过程，参见P336 图7.33和P338 图7.34。25. DMA方式与程序中断方式的比较：（1）程序中断是用服务程序处理中断事件，其实质是CPU的程序切换；DMA则是由DMA控制器控制数据的交换，每交换一次，CPU让出一个存储周期（周期挪用方式）。（2）程序中断可完成较复杂的处理；
16、DMA只能实现数据的传输和简单的数据加工，例如“加1”等。（3）程序中断开销大于DMA，DMA是以硬件为代价换取CPU的时间；（4）DMA和程序中断的响应时间不同；（5）DMA的优先级别高于一般的程序中断。28.本章主要的术语及概念外围设备、CRT的分辨率、灰度级、刷新存储器、光栅扫描、中断、单级中断、多级中断、中断源、中断系统、中断响应、向量中断、中断向量、中断屏蔽、中断饱和、DMA、通道、IOP。第6章 计算机的运算方法弄清数据与文字在计算机中的表示法，定点加、减，浮点数的表示法及运算方法，逻辑运算的实现，1.进位计数制及不同计数制（十、二、八、十六）之间数的转换方法。进位计数制有两个要素
17、，一是基数R，二是位权Ri。R是指计数制中所用到的数码个数，如十进制为09共十个数字符号；Ri是指R进制数中数位的固定倍数。不同数制之间数的转换依据：若两个有理数相等，则这两个数的整数部分与小数部分一定分别相等。2.计算机广泛使用二进制的原因是由于其只有二个数字符号，便于物理的实现，运算规则最简单，节省元件，可作为逻辑设计的便利工具，可靠性高。4.数值数据在计算机中有定点表示和浮点表示两种数据格式。5.定点表示法的表数范围、精度及其特点。6.浮点表示这一部分的内容是一个难点，应真正弄懂。（1）.浮点数的构成：N=REM上式R是基数，通常R=2（也有R=8或R=16），对于同一台计算机，R是固定
18、不变的，因此，计算机表示浮点数时只需表示指数（称为阶）E和尾数M。E包括阶符（指明指数的正负）和阶码（整数），用于指明小数点的实际位置。M为尾数，包括数符和尾数，M表示了数的精度和正负。它在机器中的表示如下：ESE1 E2 EmMSM1 M2 Mn |阶符 | 阶码 |数符| 尾数 |形式小数点所表示的浮点数，其形式小数点的位置在Ms之后。由于整个数的小数点位置还应由阶来决定，即当E为正阶时，表明实际小数点的实际位置应右移；当E为负阶时，表明实际小数点的位置应左移。由于所表示的尾数部分，其最大的绝对值约等于1，因此，所能表示的最大数是由阶码的位数来确定，而表示数的精度应由尾数的位数n决定。（2
19、）.规格化浮点数是尾数的最高位为非零数值的浮点数。表示为 0.5|M|1 （R=2）规格化数可使一个浮点数的表示是惟一的，而且能保留最多的有效数字，避免丢失运算精度。例：某运算结果：N=200010.0000000110001110，限定的尾数为8位，可得N1=200010.00000001 或 N2=2-01110.11000111，这二个数的精度不同，N2有8位数的精度，而N1 只有1位数的精度。N1 是由N舍去尾数的低8位得到的，N2 则是由N 规格化后得到的。（3）.如何实现规格化？当|M|1时，将尾数右移，每右移一位，阶码加1，称为向右规格化，简称右规；当|M|0.5时，将尾数左移，
20、每左移一位，阶码减1，称为向左规格化，简称左规。可见，规格化过程，就是自动调节比例因子的过程。应注意的是，尾数为零的浮点数不能规格化。（4）.规格化浮点数的表数范围：设阶码为m位，尾数为n位（不包括阶符和尾符），则规格化浮点数的表数范围为：上式中（2m-1）和-（2m-1）是m位阶码能表示的最大和最小的阶码，而和则是规格化尾数绝对值最小和最大的值。在阶和尾数均用补码表示的机器中，由于补码可多表示一个最小的负数和为便于判别规格化，则其表数范围为：正数：负数：上式中，-2m为m位补码表示的阶码所能表示的最小负数，-1为补码表示的最小的尾数值。当M = -2-1时， M补=1.1000，而当M=（-
21、2-1-2 -n）时，M补=1.0111， M= -1时，M补=1.0000，除去 M= -2-1这一数值后，要判别是否为规格化尾数，只需判Ms和M1这两位的状态不相同时，则为规格化尾数。设想把M= -2-1作为规格化尾数，其判断规格化的逻辑表达式在尾数的位数很多时的复杂程度。（5）.浮点表示的优缺点。7.IEEE754标准中单精度和双精度两种浮点数的表示数的范围及其机器数的表示形式。8.十进制数串的表示方法：（1）字符串形式：每个十进制数位或符号位占用一个字节。字符串形式应用于非数值处理的领域。（2）压缩的十进制数串形式：一个字节存放两个十进制数位。9.计算机中表示数的大小和正负的方法称为码
22、制。机器数的表示有原码、补码、反码和移码四种形式。10.原码、补码、反码和移码的性质归纳：（1） 补码、反码和移码的符号位作为数值的一部分看待，参加运算，而原码则不能。（2） 原码和反码的表数范围相对于0来说是对称的，整数： -（2n-1） 0 +（2n -1）小数：-（1-2-n） 0 +（1-2-n）而补码和移码则可多表示一个最小负数：-2n、-（2n-1） 0 +（2n-1）-1、-（1-2-n） 0 +（1-2-n）（3） 零的原码和反码（定点小数）各有二种表示形式： +0原=0.000，-0 原=1.000 +0反=0.000，-0 反=1.111而零的补码和移码（定点整数）各只有一
23、种表示形式： +0补=-0补=0 000 +0移=-0移=1 000（4）反码和补码右移时，移空位（数的最高位）补上和符号相同的代码，而原码左右移时，移空位均补上0；补码左移，移空位（数的最低位）补0；正数的反码左移时，移空位补0，负数的反码左移时，移空位补1。（5）原码表示法便于输入输出，有利于实现乘除运算，不利于加减运算；补码表示法便于加减运算，乘除运算也有较好算法，故多被采用；反码表示法最易于形成代码，但运算复杂且速度慢，很少采用；移码主要用于表示浮点数的阶。11.字符的ASCII码与字符串的表示方法。12.汉字的表示方法包括汉字的输入编码，汉字内码和汉字字模码。15.补码加法的规则是任
24、意两个数的补码之和等于该两数和之补码，即 X补 +Y补 = X+Y补 （mod 2）对于定点小数来说，上式的先决条件是：-1x1, -1y1, -1x+y1。16.补码减法的运算公式： X-Y补 =X补+-Y补 （mod 2）在用补码表示的机器中，存储的是x补 和y补的机器数，而减法运算则是指令的要求，上式表明要做减法，必须从y补 求出-y补（称为对y求补），再把减法变为加法进行运算。 -Y补 = Y补 +2 -n（各位变反，末位加1）17.溢出的检测与处理。溢出是指当运算结果大于机器所能表示的最大正数（上溢）或小于机器所能表示的最小负数（下溢）。机器设有溢出标志位OF，溢出时将OF置成1，转
25、溢出中断处理或停机。对溢出标志位OF产生影响的指令是算术运算类指令。溢出的检测有单符号位和双符号的判溢出。以补码加法为例，单符号位判溢出的基本逻辑表达式为：OF=第一乘积项表示两个操作数均为正数（An=Bn= 0）和数的符号Sn=1（负数）的情况（属于上溢）；第二乘积项则表示两个操作数均为负数（An=Bn=1），和数的符号为Sn=0的情况（属于下溢）。双符号位的判溢出是用模4补码扩大表数范围，使运算结果-1A+B1时，小数点左边两位的状态总是相同的（这是变形补码、双符号位补码的含义）。当运算结果A+B-1或A+B1时，小数点左边两位的状态为SnSn=10或01，此时为溢出的情况。故双符号位的判
26、溢出表达式为：值得指出的是，机器存储的是正常范围表示的数，因此只需存储单符号位的补码，只是在运算时，将单符号位的补码扩充为双符号位的补码。36.浮点运算的算法：浮点算术运算由阶和尾数两部分的运算组成，它们的运算可采用任何一种相应的定点运算的方法进行。设两浮点数：，,则（1）浮点加减法运算： Ex 0，即Ex Ey，应将My 右移，每右移一位， -1，直至=0为止；0，即Ex Ey ，应将Mx 右移，每右移一位， +1，直至=0为止。（2）取大阶Max （Ex ,Ey） 暂作结果的阶，将对阶后的尾数按指令要求相加或相减。（3）将运算结果规格化（以双符号补码为例）A.右规条件：运算结果两个尾符S0S0状态不同，即:右规的操作是尾数右移，阶码加1；B.左规条件：结果非零（即R0）而且为正数，尾数最高位M1 =0；或结果为负数，尾数最高位M1=1，即：左规的操作是尾数每左移一位，阶码减1。（4）舍入处理当尾数右移时，为减少误差，需进行舍入处理。常用的舍入法有“0舍1入法”和“恒置1法”。（5）最
