1、“未实际连接的电源图件”的警告性检查Duplicate sheet mnmbets:检测“电路图编号重号”Duplicate component de signator:“元件编号重号”bus label format errors:“总线标号格式错误”Floating input pins:“输入引脚浮接”Suppress warnings:“检测项将忽略所有的警告性检测项,不会显示具有警告性错误的测试报告”Create report file:“执行完测试后程序是否自动将测试结果存在报告文件中”Add error markers:是否会自动在错误位置放置错误符号15、PCB布线的原则如下1
2、6、工作层面类型说明布线工程师谈PCB设计作者:本站来源:本站整理发布时间:2006-3-2 11:56:27 发布人:51c51减小字体增大字体PCB布线技术-一个布线工程师谈PCB设计的经验!LBSALE10LBSALE今天刚到这里注册,看到不少弟兄的帖子,感觉没有对PCB有一个系统的、合理的设计流程.就随便写点,请高手指教.一般PCB基本设计流程如下:前期准备-PCB结构设计-PCB布局-布线-布线优化和丝印-网络和DRC检查和结构检查-制版.第一:前期准备.这包括准备元件库和原理图.“工欲善其事,必先利其器”,要做出一块好的板子,除了要设计好原理之外,还要画得好.在进行PCB设计之前,
3、首先要准备好原理图SCH的元件库和PCB的元件库.元件库可以用peotel 自带的库,但一般情况下很难找到合适的,最好是自己根据所选器件的标准尺寸资料自己做元件库.原则上先做PCB的元件库,再做SCH的元件库.PCB的元件库要求较高,它直接影响板子的安装;SCH的元件库要求相对比较松,只要注意定义好管脚属性和与PCB元件的对应关系就行.PS:注意标准库中的隐藏管脚.之后就是原理图的设计,做好后就准备开始做PCB设计了.第二:PCB结构设计.这一步根据已经确定的电路板尺寸和各项机械定位,在PCB 设计环境下绘制PCB板面,并按定位要求放置所需的接插件、按键/开关、螺丝孔、装配孔等等.并充分考虑和
4、确定布线区域和非布线区域（如螺丝孔周围多大范围属于非布线区域.第三:PCB布局.布局说白了就是在板子上放器件.这时如果前面讲到的准备工作都做好的话,就可以在原理图上生成网络表（Design- Create Netlist,之后在PCB图上导入网络表（Design-Load Nets.就看见器件哗啦啦的全堆上去了,各管脚之间还有飞线提示连接.然后就可以对器件布局了.一般布局按如下原则进行:.按电气性能合理分区,一般分为:数字电路区（即怕干扰、又产生干扰、模拟电路区（怕干扰、功率驱动区（干扰源;.完成同一功能的电路,应尽量靠近放置,并调整各元器件以保证连线最为简洁;同时,调整各功能块间的相对位置使
5、功能块间的连线最简洁;.对于质量大的元器件应考虑安装位置和安装强度;发热元件应与温度敏感元件分开放置,必要时还应考虑热对流措施;.I/O驱动器件尽量靠近印刷板的边、靠近引出接插件;.时钟产生器（如:晶振或钟振要尽量靠近用到该时钟的器件;.在每个集成电路的电源输入脚和地之间,需加一个去耦电容（一般采用高频性能好的独石电容;电路板空间较密时,也可在几个集成电路周围加一个钽电容.继电器线圈处要加放电二极管（1N4148即可;.布局要求要均衡,疏密有序,不能头重脚轻或一头沉需要特别注意,在放置元器件时,一定要考虑元器件的实际尺寸大小（所占面积和高度、元器件之间的相对位置,以保证电路板的电气性能和生产安
6、装的可行性和便利性同时,应该在保证上面原则能够体现的前提下,适当修改器件的摆放,使之整齐美观,如同样的器件要摆放整齐、方向一致,不能摆得“错落有致” .这个步骤关系到板子整体形象和下一步布线的难易程度,所以一点要花大力气去考虑.布局时,对不太肯定的地方可以先作初步布线,充分考虑.第四:布线.布线是整个PCB设计中最重要的工序.这将直接影响着PCB板的性能好坏.在PCB的设计过程中,布线一般有这么三种境界的划分:首先是布通,这时PCB设计时的最基本的要求.如果线路都没布通,搞得到处是飞线,那将是一块不合格的板子,可以说还没入门.其次是电器性能的满足.这是衡量一块印刷电路板是否合格的标准.这是在布
7、通之后,认真调整布线,使其能达到最佳的电器性能.接着是美观.假如你的布线布通了,也没有什么影响电器性能的地方,但是一眼看过去杂乱无章的,加上五彩缤纷、花花绿绿的,那就算你的电器性能怎么好,在别人眼里还是垃圾一块.这样给测试和维修带来极大的不便.布线要整齐划一,不能纵横交错毫无章法.这些都要在保证电器性能和满足其他个别要求的情况下实现,否则就是舍本逐末了.布线时主要按以下原则进行:.一般情况下,首先应对电源线和地线进行布线,以保证电路板的电气性能.在条件允许的范围内,尽量加宽电源、地线宽度,最好是地线比电源线宽,它们的关系是:地线电源线信号线,通常信号线宽为:0.20.3mm,最细宽度可达0.0
8、50.07mm,电源线一般为1.22.5mm.对数字电路的PCB可用宽的地导线组成一个回路, 即构成一个地网来使用（模拟电路的地则不能这样使用.预先对要求比较严格的线（如高频线进行布线,输入端与输出端的边线应避免相邻平行,以免产生反射干扰.必要时应加地线隔离,两相邻层的布线要互相垂直,平行容易产生寄生耦合.振荡器外壳接地,时钟线要尽量短,且不能引得到处都是.时钟振荡电路下面、特殊高速逻辑电路部分要加大地的面积,而不应该走其它信号线,以使周围电场趋近于零;.尽可能采用45o的折线布线,不可使用90o折线,以减小高频信号的辐射;（要求高的线还要用双弧线.任何信号线都不要形成环路,如不可避免,环路应
9、尽量小;信号线的过孔要尽量少;.关键的线尽量短而粗,并在两边加上保护地.通过扁平电缆传送敏感信号和噪声场带信号时,要用“地线-信号-地线”的方式引出.关键信号应预留测试点,以方便生产和维修检测用.原理图布线完成后,应对布线进行优化;同时,经初步网络检查和DRC检查无误后,对未布线区域进行地线填充,用大面积铜层作地线用,在印制板上把没被用上的地方都与地相连接作为地线用.或是做成多层板,电源,地线各占用一层.PCB布线工艺要求.线一般情况下,信号线宽为0.3mm（12mil,电源线宽为0.77mm（30mil或1.27mm（50mil;线与线之间和线与焊盘之间的距离大于等于0.33mm（13mil
10、,实际应用中,条件允许时应考虑加大距离;布线密度较高时,可考虑（但不建议采用IC脚间走两根线,线的宽度为0.254mm（10mil,线间距不小于0.254mm（10mil.特殊情况下,当器件管脚较密,宽度较窄时,可按适当减小线宽和线间距.焊盘（PAD焊盘（PAD与过渡孔（VIA的基本要求是:盘的直径比孔的直径要大于0.6mm;例如,通用插脚式电阻、电容和集成电路等,采用盘/孔尺寸1.6mm/0.8mm（63mil/32mil,插座、插针和二极管1N4007等,采用1.8mm/1.0mm（71mil/39mil.实际应用中,应根据实际元件的尺寸来定,有条件时,可适当加大焊盘尺寸;PCB板上设计的
11、元件安装孔径应比元件管脚的实际尺寸大0.20.4mm左右.过孔（VIA一般为1.27mm/0.7mm（50mil/28mil;当布线密度较高时,过孔尺寸可适当减小,但不宜过小,可考虑采用1.0mm/0.6mm（40mil/24mil.焊盘、线、过孔的间距要求PAD and VIA : 0.3mm（12milPAD and PAD :PAD and TRACK :TRACK and TRACK :密度较高时: 0.254mm（10mil第五:布线优化和丝印.“没有最好的,只有更好的”!不管你怎么挖空心思的去设计,等你画完之后,再去看一看,还是会觉得很多地方可以修改的.一般设计的经验是:优化布线的
12、时间是初次布线的时间的两倍.感觉没什么地方需要修改之后,就可以铺铜了（Place-polygon Plane.铺铜一般铺地线（注意模拟地和数字地的分离,多层板时还可能需要铺电源.时对于丝印,要注意不能被器件挡住或被过孔和焊盘去掉.同时,设计时正视元件面,底层的字应做镜像处理,以免混淆层面.第六:网络和DRC检查和结构检查.首先,在确定电路原理图设计无误的前提下,将所生成的PCB网络文件与原理图网络文件进行物理连接关系的网络检查（NETCHECK,并根据输出文件结果及时对设计进行修正,以保证布线连接关系的正确性;网络检查正确通过后,对PCB设计进行DRC检查,并根据输出文件结果及时对设计进行修正
13、,以保证PCB布线的电气性能.最后需进一步对PCB的机械安装结构进行检查和确认.第七:制版.在此之前,最好还要有一个审核的过程.PCB设计是一个考心思的工作,谁的心思密,经验高,设计出来的板子就好.所以设计时要极其细心,充分考虑各方面的因数（比如说便于维修和检查这一项很多人就不去考虑,精益求精,就一定能设计出一个好板子.印制线路板设计经验点滴对于电子产品来说,印制线路板设计是其从电原理图变成一个具体产品必经的一道设计工序,其设计的合理性与产品生产及产品质量紧密相关,而对于许多刚从事电子设计的人员来说,在这方面经验较少,虽然已学会了印制线路板设计软件,但设计出的印制线路板常有这样那样的问题,而许
14、多电子刊物上少有这方面文章介绍,笔者曾多年从事印制线路板设计的工作,在此将印制线路板设计的点滴经验与大家分享,希望能起到抛砖引玉的作用.笔者的印制线路板设计软件早几年是TANGO,现在则使用PROTEL2.7 F OR WINDOWS.板的布局:印制线路板上的元器件放置的通常顺序:放置与结构有紧密配合的固定位置的元器件,如电源插座、指示灯、开关、连接件之类,这些器件放置好后用软件的LOCK功能将其锁定,使之以后不会被误移动;放置线路上的特殊元件和大的元器件,如发热元件、变压器、IC等;放置小器件.元器件离板边缘的距离:可能的话所有的元器件均放置在离板的边缘3mm以内或至少大于板厚,这是由于在大
15、批量生产的流水线插件和进行波峰焊时,要提供给导轨槽使用,同时也为了防止由于外形加工引起边缘部分的缺损,如果印制线路板上元器件过多,不得已要超出3mm范围时,可以在板的边缘加上3mm的辅边,辅边开V形槽,在生产时用手掰断即可.高低压之间的隔离:在许多印制线路板上同时有高压电路和低压电路,高压电路部分的元器件与低压部分要分隔开放置,隔离距离与要承受的耐压有关,通常情况下在2000kV时板上要距离2mm,在此之上以比例算还要加大,例如若要承受3000V的耐压测试,则高低压线路之间的距离应在3.5mm以上,许多情况下为避免爬电,还在印制线路板上的高低压之间开槽.印制线路板的走线:印制导线的布设应尽可能
16、的短,在高频回路中更应如此;印制导线的拐弯应成圆角,而直角或尖角在高频电路和布线密度高的情况下会影响电气性能;当两面板布线时,两面的导线宜相互垂直、斜交、或弯曲走线,避免相互平行,以减小寄生耦合;作为电路的输入及输出用的印制导线应尽量避免相邻平行,以免发生回授,在这些导线之间最好加接地线.印制导线的宽度:导线宽度应以能满足电气性能要求而又便于生产为宜,它的最小值以承受的电流大小而定,但最小不宜小于0.2mm,在高密度、高精度的印制线路中,导线宽度和间距一般可取0.3mm;导线宽度在大电流情况下还要考虑其温升,单面板实验表明,当铜箔厚度为50m、导线宽度11.5mm、通过电流2A时,温升很小,因
17、此,一般选用11.5mm宽度导线就可能满足设计要求而不致引起温升;印制导线的公共地线应尽可能地粗,可能的话,使用大于23mm的线条,这点在带有微处理器的电路中尤为重要,因为当地线过细时,由于流过的电流的变化,地电位变动,微处理器定时信号的电平不稳,会使噪声容限劣化;在DIP封装的IC脚间走线,可应用10-10与12-12原则,即当两脚间通过2根线时,焊盘直径可设为50mil、线宽与线距都为10mil,当两脚间只通过1根线时,焊盘直径可设为64mil、线宽与线距都为12mil.印制导线的间距:相邻导线间距必须能满足电气安全要求,而且为了便于操作和生产,间距也应尽量宽些.最小间距至少要能适合承受的
18、电压.这个电压一般包括工作电压、附加波动电压以及其它原因引起的峰值电压.如果有关技术条件允许导线之间存在某种程度的金属残粒,则其间距就会减小.因此设计者在考虑电压时应把这种因素考虑进去.在布线密度较低时,信号线的间距可适当地加大,对高、低电平悬殊的信号线应尽可能地短且加大间距.印制导线的屏蔽与接地:印制导线的公共地线,应尽量布置在印制线路板的边缘部分.在印制线路板上应尽可能多地保留铜箔做地线,这样得到的屏蔽效果,比一长条地线要好,传输线特性和屏蔽作用将得到改善,另外起到了减小分布电容的作用.印制导线的公共地线最好形成环路或网状,这是因为当在同一块板上有许多集成电路,特别是有耗电多的元件时,由于
19、图形上的限制产生了接地电位差,从而引起噪声容限的降低,当做成回路时,接地电位差减小.另外,接地和电源的图形尽可能要与数据的流动方向平行,这是抑制噪声能力增强的秘诀;多层印制线路板可采取其中若干层作屏蔽层,电源层、地线层均可视为屏蔽层,一般地线层和电源层设计在多层印制线路板的内层,信号线设计在内层和外层.焊盘:焊盘的直径和内孔尺寸:焊盘的内孔尺寸必须从元件引线直径和公差尺寸以及搪锡层厚度、孔径公差、孔金属化电镀层厚度等方面考虑,焊盘的内孔一般不小于0.6mm,因为小于0.6mm的孔开模冲孔时不易加工,通常情况下以金属引脚直径值加上0.2mm作为焊盘内孔直径,如电阻的金属评论（1阅读（1870整理
20、 有源晶振和无源晶振的作用分别是什么?2007-09-11 13:41 字号:大中小1.无源晶振是有2个引脚的无极性元件,需要借助于时钟电路才能产生振荡信号,自身无法振荡起来 2.有源晶振有 4 只引脚,是一个完整的振荡器,其中除了石英晶体外,还有晶体管和阻容元件 主要看你应用到的电路,如果有时钟电路,就用无源,否则就用有源 无源晶体需要用 DSP 片内的振荡器,无源晶体没有电压的问题,信号电平是可变的,也就是说 是根据起振电路来决定的,同样的晶体可以适用于多种电压,可用于多种不同时钟信号电压要 求的 DSP,而且价格通常也较低,因此对于一般的应用如果条件许可建议用晶体,这尤其适合 于产品线丰
21、富批量大的生产者. 评论 （1） 阅读 （825） 转载 芯片封装技术知多少 2007-09-11 13:38:51 字号： 大 中 小 自从美国 Intel 公司 1971 年设计制造出 4 位微处 a 理器芯片以来,在 20 多年时间内,CPU 从 Intel4004、80286、80386、 80486 发展到 Pentium 和 Pentium,数位从 4 位、8 位、16 位、32 位发展到 64 位;主频从几 兆到今天的 400MHz 以上,接近 GHz;CPU 芯片里集成的晶体管数由 2000 个跃升到 500 万个以上;半导体制造技术的规模由 SSI、MSI、LSI、VLSI
22、达到 ULSI.封 装的输入/输出（I/O引脚从几十根,逐渐增加到几百根,下世纪初可能达 2 千根.这一切真是一 个翻天覆地的变化. 对于 CPU,读者已经很熟悉了,286、386、486、Pentium、Pentium 、Celeron、K6、K6-2 相信您可以如数家珍似 地列出一长串.但谈到 CPU 和其他大规模集成电路的封装,知道的人未必很多.所谓封装是指 安装半导体集成电路芯片用的 外壳,它不仅起着安放、固定、密封、保护芯片和增强电热性能的作用,而且还是沟通芯片内 部世界与外部电路的桥梁 芯片上的接点用导线连接到封装外壳的引脚上,这些引脚又通过印制板上的导线与其他器 件建立连接.因此
23、,封装对 CPU 和其他 LSI 集成电路都起着重要的作用.新一代 CPU 的出现常常伴随着新的封装形式的使用. 芯片的封装技术已经历了好几代的变迁,从 DIP、QFP、PGA、BGA 到 CSP 再到 MCM,技术 指标一代比一代先进,包括芯片面积 与封装面积之比越来越接近于 1,适用频率越来越高,耐温性能越来越好,引脚数增多,引脚间 距减小,重量减小,可靠性 提高,使用更加方便等等. 下面将对具体的封装形式作详细说明. 一、DIP 封装 70 年代流行的是双列直插封装,简称 DIP（Dual In-line Package.DIP 封装结构具有以下特点: 1.适合 PCB 的穿孔安装; 2
24、.比 TO 型封装（图 1易于对 PCB 布线; 3.操作方便. DIP 封装结构形式有:多层陶瓷双列直插式 DIP,单层陶瓷双列直插式 DIP,引线框架式 DIP（含 玻璃陶瓷封接式,塑料包封 结构式,陶瓷低熔玻璃封装式,如图 2 所示. 衡量一个芯片封装技术先进与否的重要指标是芯片面积与封装面积之比,这个比值越接近 1 越好.以采用 40 根 I/O 引脚塑 料包封双列直插式封装（PDIP的 CPU 为例,其芯片面积/封装面积=33/15.2450=1:86,离 1 相 差很远.不难看出,这种封 装尺寸远比芯片大,说明封装效率很低,占去了很多有效安装面积. Intel 公司这期间的 CPU
25、 如 8086、80286 都采用 PDIP 封装. 二、芯片载体封装 80 年代出现了芯片载体封装,其中有陶瓷无引线芯片载体 LCCC（Leadless Ceramic Chip Carrier、塑料有引线芯片载体 PLCC（Plastic Leaded Chip Carrier、小尺寸封装 SOP（Small Outline Package、塑料四边引出 扁平封装 PQFP（Plastic Quad Flat Package,封装结构形式如图 3、图 4 和图 5 所示. 以 0.5mm 焊区中心距,208 根 I/O 引脚的 QFP 封装的 CPU 为例,外形尺寸 2828mm,芯片尺寸
26、 1010mm,则芯片面积/封装面 积=1010/2828=1:7.8,由此可见 QFP 比 DIP 的封装尺寸大大减小.QFP 的特点是: 1.适合用 SMT 表面安装技术在 PCB 上安装布线; 2.封装外形尺寸小,寄生参数减小,适合高频应用; 3.操作方便; 4.可靠性高. 在这期间,Intel 公司的 CPU,如 Intel 80386 就采用塑料四边引出扁平封装 PQFP. 三、BGA 封装 90 年代随着集成技术的进步、设备的改进和深亚微米技术的使用,LSI、VLSI、ULSI 相继出 现,硅单芯片集成度不断提 高,对集成电路封装要求更加严格,I/O 引脚数急剧增加,功耗也随之增大
27、.为满足发展的需要, 在原有封装品种基础上, 又增添了新的品种球栅阵列封装,简称 BGA（Ball Grid Array Package.如图 6 所示. BGA 一出现便成为 CPU、南北桥等 VLSI 芯片的高密度、高性能、多功能及高 I/O 引脚封 装的最佳选择.其特点有: 1.I/O 引脚数虽然增多,但引脚间距远大于 QFP,从而提高了组装成品率; 2.虽然它的功耗增加,但 BGA 能用可控塌陷芯片法焊接,简称 C4 焊接,从而可以改善它的电热 性能: 3.厚度比 QFP 减少 1/2 以上,重量减轻 3/4 以上; 4.寄生参数减小,信号传输延迟小,使用频率大大提高; 5.组装可用共
28、面焊接,可靠性高; 6.BGA 封装仍与 QFP、PGA 一样,占用基板面积过大; Intel 公司对这种集成度很高（单芯片里达 300 万只以上晶体管,功耗很大的 CPU 芯片,如 Pentium、Pentium Pro、 Pentium 采用陶瓷针栅阵列封装 CPGA 和陶瓷球栅阵列封装 CBGA,并在外壳上安装微型 排风扇散热,从而达到电路的稳定 可靠工作. 四、面向未来的新的封装技术 BGA 封装比 QFP 先进,更比 PGA 好,但它的芯片面积/封装面积的比值仍很低. Tessera 公司在 BGA 基础上做了改进,研制出另一种称为 BGA 的封装技术,按 0.5mm 焊区中 心距,
29、芯片面积/封装面积的比为 1:4,比 BGA 前进了一大步. 1994 年 9 月日本三菱电气研究出一种芯片面积/封装面积=1:1.1 的封装结构,其封装外形尺寸 只比裸芯片大一点点.也就 是说,单个 IC 芯片有多大,封装尺寸就有多大,从而诞生了一种新的封装形式,命名为芯片尺寸 封装,简称 CSP（Chip Size Package 或 Chip Scale Package.CSP 封装具有以下特点: 1.满足了 LSI 芯片引出脚不断增加的需要; 2.解决了 IC 裸芯片不能进行交流参数测试和老化筛选的问题; 3.封装面积缩小到 BGA 的 1/4 至 1/10,延迟时间缩小到极短. 曾有人想,当单芯片一时还达不到多种芯片的集成度时,能否将高集成度、高性能、高可靠的 CSP 芯片（用 LSI 或 IC和专 用集成电路芯片（ASIC在高密度多层互联基板上用表面安装技术（SMT组装成为多种多样 电子组件、子系统或系统.由这种 想法产生出多芯片组件 MCM（Multi Chip Model.它将对现代化的计算机、自动化、通讯业等 领域产生重大影响.MCM 的特
