春季学期《数字电子技术》在线考试适用于份考试选择题部分Word文档格式.docx
-
资源ID:7332767
资源大小:14.71KB
全文页数:4页
- 资源格式: DOCX
下载积分:3金币
快捷下载
账号登录下载
微信登录下载
三方登录下载:
友情提示
2、PDF文件下载后,可能会被浏览器默认打开,此种情况可以点击浏览器菜单,保存网页到桌面,就可以正常下载了。
3、本站不支持迅雷下载,请使用电脑自带的IE浏览器,或者360浏览器、谷歌浏览器下载即可。
4、本站资源下载后的文档和图纸-无水印,预览文档经过压缩,下载后原文更清晰。
5、试题试卷类文档,如果标题没有明确说明有答案则都视为没有答案,请知晓。
|
春季学期《数字电子技术》在线考试适用于份考试选择题部分Word文档格式.docx
A:3B:4C:5D:10答案:B四位数值比较器(74LS85)输出端有()个。8一位8421BCD码译码器的数据输入线与译码器输出线组合是()。4:161:2:C用触发器设计一个17进制的计数器所需触发器的数目是()。2D单稳态触发器有()个稳定状态。1对于CMOS的与非门,若其一个输入端不用时,最好应该如何处理?接地悬空通过电阻接电源以上都可同步时序电路和异步时序电路的差异在于后者()。没有触发器没有统一的时钟脉冲控制没有稳定状态输出只与内部状态有关在时序电路的状态转换表中,若状态数N=10,则状态变量数最少为()。时钟为1MHz的移位寄存器,串行输入数据经8us后到达并行输出端,则该寄存器的位数为()。6一个四位二进制加法计数器的起始值为0110,经过30个时钟脉冲作用之后的值为()。0100010101100111A用四位集成加法器实现八位二进制数加法运算,则至少需要()片四位加法器。一个8选一数据选择器的地址输入端有()个。一个容量为2564位的RAM,每次读写对()个存储单元同时进行操作。2561024下列电路中属于组合逻辑电路的是()。触发器计数器数据选择器寄存器TTL门电路组成的JK触发器,时钟端接5kHz脉冲,J与K悬空,则输出Q的频率为()。2.5kHz