1、数字逻辑课程设计合肥学院计算机科学与技术系数字逻辑课程设计报告姓 名： 储 正 阳 学 号： 1 1 0 4 0 3 2 0 3 0 班 级：11级网络工程（2）班 指导老师： 刘 洁 群 摘要：设计一个可容纳多名参赛者的竞赛抢答器，每组设计一个抢答按钮供参赛者使用。电路应具有第一抢答信号的鉴别和显示功能。在主持人清零发出抢答指令后，如果某名参赛者在第一时间按动抢答开关，则显示器显示出该名参赛者的组号。电路应具备自锁功能。在某组参赛者在第一时间抢答成功后，其他组参赛者的抢答无效。关键字：抢答器 功能 数字电路 显示第一章 系统概述1.1课程设计内容和要求1.1.1课程设计内容 设计一个可供多名
2、参赛者使用的多路竞赛抢答器。1） 设计一个可容纳多名参赛者的竞赛抢答器，每组设计一个抢答按钮供参赛者使用。2） 电路应具有第一抢答信号的鉴别和显示功能。在主持人清零发出抢答指令后，如果某名参赛者在第一时间按动抢答开关，则显示器显示出该名参赛者的组号。3） 电路应具备自锁功能。在某组参赛者在第一时间抢答成功后，其他组参赛者的抢答无效。1.1.2程设计要求1）多路抢答器可供多名参赛者使用。2）每组参赛者拥有一个抢答按钮。3）电路具有鉴别第一抢答信号的功能并将其显示。4）电路应具有清零功能。5）电路应具备自锁功能，当某一参赛者抢答成功后，其他信号将被封锁。1.2课程设计目的通过此次试验，学会使用EW
3、B软件，掌握设计数字逻辑电路的基本方法及步骤。掌握了闩锁电路的基本原理，能够运用基本RS 触发器原理设计自锁电路。掌握了编码器和七段显示器的使用等。 第二章 课程设计原理21课程设计原理 1）利用闩锁电路原理实现抢答电路鉴别第一抢答信号的功能。利用4012四输入与非门将自身电路的输入信号与其他几路电路的输出信号进行与非，以实现闩锁功能。 2）利用8线-3线优先编码器，将最终的几路输出信号接入1-4输入端以实现最终显示结果时为1-4有效的组号，由于8线-3线优先编码器为低电平有效故将其它0，5，6，7不用的输入端接入高电平。 3）利用七段译码显示器将最终结果显示出来，由于七段译码显示器中为高电平
4、有效，而8线-3线优先编码器中，最终的输出信号为低电平有效，故还需要利用非门将8线-3线优先编码器的输出转变为高电平有效并接入7段译码显示器中，将最终结果显示。4）清零电路则应使电路按清零按钮后整个电路能恢复初始状态，由于将抢答电路输入段初始为高电平，在按抢答按钮后则变为低电平，即低电平为有效信号。故清零后应将所有输入再次变为高低平而后可进行下一轮抢答。因此利用逻辑非在按下清零按钮后将高低电平进行转换将电路转换为抢答前的状态。22课程设计步骤 1）设计4路抢答器，4个输入按钮，初始状态时各路信号为高电平。 2）抢答时按下输入按钮，输入抢答信号（低电平为抢答信号），利用闩锁电路已达到自锁功能同时
5、鉴别第一输入信号。 3）将各路输入信号的最终输出状态接到8线-3线优先编码器的1-4输入端上。 4）最后将8线-3线优先编码器的输出端A0,A1,A2取反后接到7段译码显示器上显示最终结果（即第一抢答组组号），当未抢答或清零时显示0。 5）设置一个清零电路使得按下清零按钮后，显示器显示0，电路恢复抢答前的状态。第三章 课程设计分析图3.1课程设计框架图 抢答信号电路抢答按钮1抢答按钮2抢答按钮3抢答按钮4自锁电路清零电路编码器电路显示电路信号输入信号处理信号显示 图3.13.2课程设计电路图3.2.1课程设计电路模块图1）利用4输入与非门将4个输入信号接成闩锁电路： 图3.22）利用8线-3线
6、优先编码器将输入信号编码： 图3.33）用7段译码显示器接成显示电路： 图3.43.2.2课程设计总电路图： 图3.5第四章 电路元器件4.1电路所用元器件电路所用元器件：4012（四输入与非门），74148（8线-3线优先编码器），7段译码显示器，逻辑非门。4.2电路所用元件功能简介1）4012：四输入与非门，VSS接高电平，I1,12,I3,I4接四个输入端，01接输出端，可实现四个输入的与非逻辑运算。真值表如下：I1I2I3I401111100XXX1X0XX1XX0X1XXX01 表4-12）74148: 8线-3线优先编码器，E1为控制端，当E1为0时编码器才能正常工作，当E1为0时
7、，无论输入为什么输出全为1，VSS接高电平，GND接低电平使得74148工作。实现将07这八个十进制数编码为二进制数。其真值表如下：E101234567A2A1A0GSE01XXXXXXXX11111011111111111100XXXXXXX0000010XXXXXX01001010XXXXX011010010XXXX0111011010XXX01111100010XX011111101010X01111111100100111111111101 表4-23)7段译码显示器：将四位二进制数输入（高电平有效）后将显示出所输入的2进制数的十进制形式。电路符号如下图：结束语 通过本次实验，我掌握了
8、EWB的一些初步使用方法，了解了设计抢答电路的基本原理与思路。同时学到了设计逻辑电路的一些步骤，懂得如何从分析题目要求到设计电路结构框架直至最后的电路图的方法。同时在我的电路设计中还存在一些问题，如当有选手未进行抢答时，清零电路将出现问题，此时只能进行手动清零，这样就降低了电路的可行性，在今后的学习中，我应该对电路有所改进以增加电路的实用性。所以我要通过以后的学习不断提高自己的知识面，才能将电路设计逐步完善。参考文献1王永军，李景华.数字逻辑与数字系统.北京：电子工业出版社，2006年1月2 康华光. 电子技术基础. 北京：高等教育出版社，1999年3 彭华林等编. 数字电子技术. 长沙：湖南大学出版社，2004年 4 侯建军. 数字电路实验一体化教程. 北京：清华大学出版社，北京交通大学出版社，2005年
