1、计算机组成原理考点总结终结版5教材一、 计算机系统概述（一） 计算机发展历程（了解）知识点一：第一台计算机 ENIAC知识点二：冯诺依曼（VanNeumann）首次提出存储程序的概念，将数据和程序一起放在存储器中，使得编程更加方便。50多年来，虽然对冯诺依曼机进行了很多改革，但结构变化不大，仍然称为冯诺依曼机。知识点三：一般把计算机的发展分为四个阶段：第一代（1946-50s后期）：电子管计算机时代；第二代（50s中期-60s后期）：晶体管计算机时代；第三代（60s中期-70s前期）：集成电路计算机时代；第四代（70s初-）：大规模集成电路计算机时代。知识点四：冯诺依曼计算机的特点冯诺依曼体系
2、计算机的核心思想是“存储程序”的概念。它的特点如下：(1) 计算机由运算器、存储器、控制器和输入设备、输出设备五大部件组成；(2) 指令和数据都用二进制代码表示；(3) 指令和数据都以同等地位存放于存储器内，并可按地址寻访；(4) 指令是由操作码和地址码组成，操作码用来表示操作的性质，地址码用来表示操作数所在存储器中的位置；(5) 指令在存储器内是顺序存放的；(6) 机器以运算器为核心，输入输出设备与存储器的数据传送通过运算器。（二） 计算机系统层次结构（了解） 计算机系统的层次结构，通常可有五个以上的层次，在每一个层次上都能进行程序设计。由下自上可排序为：第一级微程序机器级，微指令由机器直接
3、执行，第二级传统机器级，用微程序解释机器指令，第三级操作系统级，一般用机器语言程序解释作业控制语句，第四级汇编语言机器级，这一级由汇编程序支持和执行，第五级高级语言机器级，采用高级语言，由各种高级语言编译程序支持和执行。还可以有第六级应用语言机器级，采用各种面向问题的应用语言。1. 计算机硬件的基本组成图中实线为控制线，虚线为反馈线，双线为数据线。图中各部件的功能是：(1) 运算器用来完成算术运算和逻辑运算，并将运算的中间结果暂存在运算器内；(2) 存储器用来存放数据和程序；(3) 控制器用来控制、指挥程序和数据的输入、运行及处理运算结果；(4) 输入设备用来将人们熟悉的信息形式转换为机器能识
4、别的信息形式，常见的有键盘、鼠标等；(5) 输出设备可将机器运算结果转换为人们熟悉的信息形式如打印机输出、显示器输出等。计算机的五大部件在控制器的统一指挥下，有条不紊地自动工作。由于运算器和控制器在逻辑关系和电路结构上联系十分紧密，尤其在大规模集成电路制作工艺出现后，这两大部件往往制作在同一芯片上，因此，通常将他们合起来统称为中央处理器，简称CPU。把输入设备与输出设备简称为I/O设备。因此，现代计算机可认为由三大部分组成：CPU、I/O设备及主存储器MM。CPU与MM合起来称为主机，I/O设备叫作外设。存储器分为主存储器MM和辅助存储器。主存可直接与CPU交换信息，辅存又叫外存。2. 计算机
5、软件的分类计算机的软件通常又分为两大类：系统软件和应用软件。系统软件又称为系统程序，主要用来管理整个计算机系统，监视服务，使系统资源得到合理调度，确保高效运行。它包括：标准程序库、语言处理程序、操作系统、服务性程序、数据库管理系统、网络软件等等。应用软件又称为应用程序，它是用户根据任务所编制的各种程序。3. 计算机的工作过程1运算器运算器包括三个寄存器和一个算逻单元ALU。其中ACC为累加器，MQ为乘商寄存器，X为操作数寄存器。这三个寄存器在完成不同运算时，所存放在操作数类别也各不相同。2存储器主存储器包括存储体、各种逻辑部件及控制电路等。主存的工作方式就是按存储单元的地址号来实现对存储字各位
6、的存（写入）、取（读出）。这种存取方式叫做按地址存取，也即按地址访问存储器（简称访存）。为了能实现按地址访问的方式，主存中还必须配置两个寄存器MAR和MDR。MAR是存储器地址寄存器,用来存放欲访问的存储单元的地址，其位数对应存储单元的个数。MDR是存储器数据寄存器,用来存放从存储体某单元取出的代码或者准备往某存储单元存入的代码，其位数与存储字长相等。要想完整地完成一个取或存操作。3控制器控制器是计算机组成的神经中枢，由它指挥全机各部件自动、协调地工作。具体而言，它首先要命令存储器读出一条指令，这叫取指过程。接着对这条指令进行分析，指出该指令要完成什么样的操作，并按寻址特征指明操作数的地址，这
7、叫分析指令过程。最后根据操作数所在的地址，取出操作数并完成某种操作，这叫作执行过程。以上就是通常所说的完成一条指令操作的取指、分析和执行三阶段。控制器由程序计数器PC，指令寄存器IR以及控制单元CU几部分组成。PC用来存放当前欲执行指令的地址， 它与主存的MAR之间有一条直接通路，且具有自动加1的功能， 即可自动形成下一条指令的地址。IR用来存放当前的指令， IR的内容来自主存的MDR。IR中的操作码送到CU，用来分析指令；其地址码作为操作数的地址送至存储器的MAR。 CU用来分析当前指令所需完成的操作，并发出各种微操作命令序列，用以控制所有被控对象。4I/OI/O子系统包括各种外部设备及相应
8、的接口。每一种设备都是由I/O接口与主机联系的，它接受CU发出的各种控制命令完成相应的操作。计算机的解题过程如下：首先把构成程序的有序指令和数据，通过键盘输入到主存单元中，并置PC的初值为0（即令程序的首地址为0）。启动机器后，计算机便自动按存储器中所存放的指令顺序，有序地逐条完成取指令、分析指令和执行指令，直至执行到程序的最后一条指令为止。（三） 计算机性能指标1. 吞吐量、响应时间（1) 吞吐量：单位时间内的数据输出数量。（2) 响应时间：从事件开始到事件结束的时间，也称执行时间。2. CPU时钟周期、主频、CPI、CPU执行时间（1） CPU时钟周期：机器主频的倒数，Tc（2）主频：CP
9、U工作主时钟的频率，机器主频Rc（3）CPI：执行一条指令所需要的平均时钟周期（4）CPU执行时间：TCPU=InCPITC In执行程序中指令的总数 CPI执行每条指令所需的平均时钟周期数 TC时钟周期时间的长度3. MIPS、MFLOPS（1）MIPS：MIPS(Million Instructions Per Second) MIPS = In/(Te106) = In/(InCPITc106) = Rc/(CPI106)Te：执行该程序的总时间In：执行该程序的总指令数Rc：时钟周期Tc的到数 MIPS只适合评价标量机，不适合评价向量机。标量机执行一条指令，得到一个运行结果。而向量机执
10、行一条指令，可以得到多个运算结果。（2） MFLOPS： MFLOPS(Million Floating Point Operations Per Second) MFLOPS=Ifn/(Te106)Ifn：程序中浮点数的运算次数 MFLOPS测量单位比较适合于衡量向量机的性能。一般而言，同一程序运行在不同的计算机上时往往会执行不同数量的指令数，但所执行的浮点数个数常常是相同的。二、 数据的表示和运算（一） 数制与编码1. 进位计数制及其相互转换2. 真值和机器数3. BCD码4. 字符与字符串5. 校验码（二） 定点数的表示和运算1. 定点数的表示无符号数的表示；有符号数的表示。2. 定点数
11、的运算定点数的位移运算；原码定点数的加/减运算；补码定点数的加/减运算；定点数的乘/除运算；溢出概念和判别方法。（三） 浮点数的表示和运算1. 浮点数的表示浮点数的表示范围；IEEE754标准2. 浮点数的加/减运算（四） 算术逻辑单元ALU1. 串行加法器和并行加法器2. 算术逻辑单元ALU的功能和机构三、 存储器层次机构（cache-主存-外存的层次结构、cache的三种不同映象方式、主存芯片的子扩展和位扩展方案设计以及续存相关地址转换的内容是重点）（一） 存储器的分类1按存储介质分（1）半导体存储器。存储元件由半导体器件组成的叫半导体存储器。其优点是体积小、功耗低、存取时间短。其缺点是当
12、电源消失时，所存信息也随即丢失，是一种易失性存储器。2）磁表面存储器。按载磁体形状的不同，可分为磁盘、磁带和磁鼓。现代计算机已很少采用磁鼓。由于用具有矩形磁滞回线特性的材料作磁表面物质，它们按其剩磁状态的不同而区分“0”或“1”，而且剩磁状态不会轻易丢失，故这类存储器具有非易失性的特点。3) 磁芯存储器 不用了4）光盘存储器。光盘存储器是应用激光在记录介质(磁光材料)上进行读写的存储器，具有非易失性的特点。光盘记录密度高、耐用性好、可靠性高和可互换性强等。2按存取方式分类按存取方式可把存储器分为随机存储器、只读存储器、顺序存储器和直接存取存储器四类。（1）随机存储器RAM(Random Acc
13、ess Memory)。RAM是一种可读写存储器， 其特点是存储器的任何一个存储单元的内容都可以随机存取，而且存取时间与存储单元的物理位置无关。计算机系统中的主存都采用这种随机存储器。由于存储信息原理的不同， RAM又分为静态RAM (以触发器原理寄存信息)和动态RAM(以电容充放电原理寄存信息)。（2）只读存储器ROM(Read only Memory)。只读存储器是能对其存储的内容读出，而不能对其重新写入的存储器。这种存储器一旦存入了原始信息后，在程序执行过程中，只能将内部信息读出，而不能随意重新写入新的信息去改变原始信息。因此，通常用它存放固定不变的程序、常数以及汉字字库，甚至用于操作系
14、统的固化。它与随机存储器可共同作为主存的一部分，统一构成主存的地址域。只读存储器分为掩膜型只读存储器MROM（Masked ROM）、可编程只读存储器PROM(Programmable ROM)、可擦除可编程只读存储器EPROM(Erasable Programmable ROM)、用电可擦除可编程的只读存储器EEPROM(Electrically Erasable Programmable ROM)。以及近年来出现了的快擦型存储器Flash Memory，它具有EEPROM的特点，而速度比EEPROM快得多。（3）串行访问存储器。如果对存储单元进行读写操作时，需按其物理位置的先后顺序寻找地址
15、，则这种存储器叫做串行访问存储器。显然这种存储器由于信息所在位置不同，使得读写时间均不相同。如磁带存储器，不论信息处在哪个位置，读写时必须从其介质的始端开始按顺序寻找，故这类串行访问的存储器又叫顺序存取存储器。还有一种属于部分串行访问的存储器，如磁盘。在对磁盘读写时，首先直接指出该存储器中的某个小区域(磁道)，然后再顺序寻访，直至找到位置。故其前段是直接访问，后段是串行访问，叫直接存取存储器。3按在计算机中的作用分类按在计算机系统中的作用不同，存储器又可分为主存储器、辅助存储器、缓冲存储器。（二） 存储器的层次化结构 主要是为了解决速度匹配问题 存储器有3个重要的指标：速度、容量和每位价格，一
16、般来说，速度越快，位价越高；容量越大，位价越低，容量大，速度就越低。上述三者的关系用下图表示：存储系统层次结构主要体现在缓存-主存-辅存这两个存储层次上，如下图所示：（三） 半导体随机存取存储器1. SRAM存储器的工作原理 静态RAM由于静态RAM是触发器存储信息，因此即使信息读出后，它仍保持其原状态，不需要再生。但电源掉电时，原存信息丢失，故它属易失性半导体存储器2. DRAM存储器的工作原理（四） 只读存储器（五） 主存储器与CPU的连接（六） 双口RAM和多模块存储器（七） 高速缓冲存储器（Cache）1. 程序访问的局部2. Cache的基本工作原理3. Cache和主存之间的映射方
17、式4. Cache中主存块的替换算法5. Cache写策略（八） 虚拟存储器1. 虚拟存储器的基本概念2. 页式虚拟存储器3. 段式虚拟存储器4. 段页式虚拟存储器5. TLB（快表）四、 指令系统（一） 指令格式1. 指令的基本格式2. 定长操作码指令格式3. 扩展操作码指令格式（二） 指令的寻址方式1. 有效地址的概念2. 数据寻址和指令寻址3. 常见寻址方式（三） CISC和RISC的基本概念五、 中央处理器（CPU）（一） CPU的功能和基本结构（二） 指令执行过程（三） 数据通路的功能和基本结构（四） 控制器的功能和工作原理1. 硬布线控制器2. 微程序控制器微程序、微指令和微命令；
18、微指令的编码方式；微地址的形式方式。（五） 指令流水线1. 指令流水线的基本概念2. 超标量和动态流水线的基本概念（一） 总线（二） 总线概述（三） 总线的基本概念总线是连接计算机内部多个部件之间的信息传输线，是各部件共享的传输介质。多个部件和总线相连，在某一时刻，只允许有一个部件向总线发送信号，而多个部件可以同时从总线上接收相同的信息。总线是由许多传输线或通路组成，每条线可传输一位二进制代码，如16条传输线组成的总线，可同时传输16位二进制代码。（四） 总线的分类按数据传送方式：并行传输总线和串行传输总线按总线的适用范围：计算机总线，测控总线，网络通信总线按连接部件不同：（重点）片内总线：片
19、内总线是指芯片内部的总线，如在CPU芯片内部， 寄存器与寄存器之间、寄存器与算术逻辑单元之间都有总线连接。系统总线：系统总线是指CPU、主存、I/O各大部件之间的信息传输线。按传输信息的不同，可分为三类：数据总线、地址总线和控制总线。 数据总线 用来传输各功能部件之间的数据信息，它是双向传输总线，其位数与机器字长、存储字长有关。数据总线的条数称为数据总线宽度，它是衡量系统性能的一个重要参数。例子：总线宽8位，指令字长16位，CPU需要两次访主存 地址总线 主要用来指出数据总线上的源数据或目的数据在主存单元的地址或在I/O设备上的地址。它是单向传输的。地址线的位数与存储单元的个数有关，如地址线为
20、20根，则对应的存储单元个数为220。 控制总线 是用来发出各种控制信号的传输线。对单一控制线来说，传输单向；对控制总线，是双向的。对CPU而言，控制信号既有输入又有输出。通信总线：这类总线用于计算机系统之间或计算机系统与其他系统（如控制仪表、移动通讯等）之间的通信。（五） 总线的组成及性能指标 总线的组成：总线组成包括信号线、总线控制器、附属电路。信号线包括数据线、地址线和控制线 总线性能指标： （1）总线宽度：它是指数据总线的根数， 用bit（位）表示，如8位、16位、32位、64位。（2）总线带宽：总线的数据传输速率即单位时间内总线上传输数据的位数，通常用每秒传输信息的字节数来衡量，单位
21、为MBps（兆每秒）。例如，总线频率33MHZ，总线宽度32位（4B），则总线带宽33*4=132MBps。（3）时钟同步/异步：总线上的数据与时钟同步工作的总线称同步总线，与时钟不同步工作的总线称为异步总线。（4）总线复用： 通常地址总线与数据总线在物理上是分开的两种总线。地址总线传输地址码，数据总线传输数据信息。为了提高总线的利用率，优化设计，特将地址总线和数据总线共用一条物理线路，只是某一时刻该总线传输地址信号，另一时刻传输数据信号或命令信号。这叫总线的多路复用。（5）信号线数： 即地址总线、数据总线和控制总线三种总线数的总和。（6）总线控制方式： 包括并发工作、自动配置、仲裁方式、逻辑
22、方式、计数方式等。（7） 其他指标：如负载能力问题等。总线结构的三种形式：以CPU为中心的双总线结构：这种结构在I/O设备与主存交换信息时仍然要占用CPU，因此会影响CPU的工作效率。单总线结构：它是将CPU、主存、I/O设备都挂在一组总线上，允许I/O之间、I/O与主存之间直接交换信息。因为只有一组总线，当某一时刻各部件都要占用时，就会出现争夺现象。双总线结构的特点是将速度较低的I/O设备从单总线上分离出来，形成主存总线与I/O总线分开的结构。三总线结构中， 主存总线用于CPU与主存之间的传输；I/O总线供CPU与各类I/O之间传递信息；DMA总线用于高速外设（磁盘、磁带等）与主存之间直接交
23、换信息。在三总线结构中，任一时刻只能使用一种总线。（六） 总线仲裁（总线控制）总线控制主要包括判优控制和通信控制。总线判优控制可分集中式和分布式两种，前者将控制逻辑集中在一处(如在CPU中)，后者将控制逻辑分散在与总线连接的各个部件或设备上。集中仲裁方式常见的集中控制有三种优先权仲裁方式：1链式查询（菊花链）图中控制总线中有三根线用于总线控制（BS总线忙；BR总线请求、BG总线同意），其中总线同意信号BG是串行地从一个I/O接口送到下一个I/O接口。如果BG到达的接口有总线请求，BG信号就不再往下传。意味着该接口获得了总线使用权，并建立总线忙BS信号，表示它占用了总线。可见在查询链中，离总线控
24、制部件最近的设备具有最高的优先级。这种方式的特点是：只需很少几根线就能按一定优先次序实现总线控制，并且很容易扩充设备，但对电路故障很敏感。2计数器定时查询计数器定时查询方式如下图所示。它与链式查询方式相比，多了一组设备地址线，少了一根总线同意线BG。总线控制部件接到由BR送来的总线请求信号后，在总线未被使用(BS0)的情况下，由计数器开始计数，向各设备发出一组地址信号。当某个有总线请求的设备地址与计数值一致时，便获得总线使用权，此时终止计数查询。这种方式的特点是：计数可以从“0”开始，此时设备的优先次序是固定的；计数也可以从终止点开始，即是一种循环方法，此时设备使用总线的优先级相等；计数器的初
25、始值还可由程序设置，故优先次序可以改变。此外，对电路故障不如链式查询方式敏感，但增加了主控制线(设备地址)数，控制也较复杂。3独立请求方式独立请求方式如下图所示。由图可见，每一设备均有一对总线请求线BRi和总线同意线BGi。当设备要求使用总线时，便发出该设备的请求信号。总线控制部件中有一排队电路，可根据优先次序确定响应哪一设备的请求。这种方式的特点是：响应速度快，优先次序控制灵活(通过程序改变)，但控制线数量多，总线控制更复杂。链式查询中仅用两根线确定总线使用权属于哪个设备，在计数查询中大致用1og2n根线，其中n是允许接纳的最大设备数，而独立请求方式需采用2n根线。总线通信控制（没要求）分布
26、仲裁方式同集中式仲裁相比，分布式仲裁不需要中央仲裁器，而是让各个主设备功能模块都有自己的仲裁号和仲裁电路。需要使用总线时，各个设备的功能模块将自己唯一的仲裁号发送到共享的总线上，各自的仲裁电路再将从仲裁总线上获得的仲裁号和自己的仲裁号相对比，获胜的仲裁号将保留在仲裁总线上，相应设备的总线请求获得响应。 分布式仲裁不需要中央仲裁器，每个潜在的主方功能模块都有自己的仲裁号和仲裁器。当它们有总线请求时，把它们唯一的仲裁号发送到共享的仲裁总线上，每个仲裁器将仲裁总线上得到的号与自己的号进行比较。如果仲裁总线上的号大，则它的总线请求不予响应，并撤消它的仲裁号。最后，获胜者的仲裁号保留在仲裁总线上。显然，
27、分布式仲裁是以优先级仲裁策略为基础（七） 总线操作和定时总线操作目前在总线上的操作主要有以下几种：1）读和写 读是将从设备（如存储器）中的数据读出并经总线传输到主设备（如CPU）；写是主设备到从设备的数据传输过程。2）块传送 主设备给出要传输的数据块的起始地址后，就可以利用总线对固定长度的数据一个接一个的读出或写入。3）写后读或读后写 主设备给出地址一次，就可以进行先写后读或者先读后写操作，先读后写往往用于校验数据的正确性，先写后读往往用于多道程序的对共享存储资源的保护。4）广播和广集 主设备同时向多个从设备传输数据的操作模式称为广播。广集操作和广播操作正好相反，它将从多个从设备的数据在总线上
28、完成AND或OR操作，常用于检测多个中断源。定时：事件出现在总线上的时序关系。 1、同步定时在同步定时协议中，事件出现在总线上的时刻由总线时钟信号来确定。（所以包含始终信号线）由于采用了公共时钟，每个功能模块什么时候发送或接收信息都由统一时钟规定，因此，同步定时具有较高的传输频率。 同步定时适用于总线长度较短、各功能模块存取时间比较接近的情况。 2异步定时在异步定时协议中，后一事件出现在总线上的时刻取决于前一事件的出现，即建立在应答式或互锁机制基础上。在这种系统中，不需要统一的共公时钟信号。总线周期的长度是可变的。（八） 总线标准六、 输入输出（I/O）系统（一） I/O系统基本概念（二） 外
29、部设备1. 输入设备：键盘、鼠标2. 输出设备：显示器、打印机3. 外存储器：硬盘存储器、磁盘阵列、光盘存储器（三） I/O接口（I/O控制器）1. I/O接口的功能和基本结构2. I/O端口及其编址（四） I/O方式1. 程序查询方式2. 程序中断方式中断的基本概念；中断响应过程；中断处理过程；多重中断和中断屏蔽的概念。3. DMA方式DMA控制器的组成；DMA传送过程。4. 通道方式七、 计算机系统概述（四） 计算机发展历程（五） 计算机系统层次结构4. 计算机硬件的基本组成5. 计算机软件的分类6. 计算机的工作过程（六） 计算机性能指标吞吐量、响应时间；CPU时钟周期、主频、CPI、C
30、PU执行时间；MIPS、MFLOPS。八、 数据的表示和运算（五） 数制与编码6. 进位计数制及其相互转换7. 真值和机器数8. BCD码9. 字符与字符串10. 校验码（六） 定点数的表示和运算3. 定点数的表示无符号数的表示；有符号数的表示。4. 定点数的运算定点数的位移运算；原码定点数的加/减运算；补码定点数的加/减运算；定点数的乘/除运算；溢出概念和判别方法。（七） 浮点数的表示和运算3. 浮点数的表示浮点数的表示范围；IEEE754标准4. 浮点数的加/减运算（八） 算术逻辑单元ALU3. 串行加法器和并行加法器4. 算术逻辑单元ALU的功能和机构九、 存储器层次机构（九） 存储器的分类（一十） 存储器的层次化结构（一十一） 半导体随机存取存储器3. SRAM存储器的工作原理4. DRAM存储器的工作原理（一十二） 只读存储器（一十三） 主存储器与CPU的连接（一十四） 双口RAM和多模块存储器（一十五） 高速缓冲存储器（Cache）6. 程序访问的局部7. Cache的基本工作原理8. Cache和主存之间的映射方式9. Cache中主存块的替换算法10. Cache写策略（一十六） 虚拟存储器6. 虚拟存储器的基本概念7. 页式虚拟存储器8. 段式虚拟存储器9. 段页式虚拟存储器10. TLB（快表）一十、 指令系统（四） 指令格式4. 指令
