电子科技大学数字电路期末考试样题文档格式.docx

1、1、试用一片三输入八输出译码器74X138和适当的与非门实现函数：画出电路连接图。译码器如右图所示。2、一个多路复用器，具有4个2位输入总线P、Q、R、T，3个选择输入端S2S0根据表1选定4个输入总线中的一个来驱动2位输出总线Y。如图2所示，可以使用一片74x153（四选一多路复用器）和一个码转换器实现该功能，试写出图2中“码转换器”对应的真值表和逻辑表达式。，五、 时钟同步状态机设计：1、 写出一个3位同步格雷（GRAY ）码计数器的转移/输出表：Q2Q1Q0Q2*Q1*Q0*Z2、构造J-K触发器的应用表。已知某状态机的转移/输出表如表2所示，写出针对J-K触发器的激励/输出表。表2：转

2、移/输出表 Q1Q0 X10001，010，00111，01101，100，010Q1*Q0*，Z3、已知某状态机针对D触发器的激励/输出表如表3所示，请导出最小成本激励方程和输出方程。表3：激励/输出表Q1Q00 00 0 ,00 1 ,00 11 0 ,01 01 0 ,1D1D0 , Z六、时钟同步状态机分析：1、已知电路如图3所示，写出电路的激励方程、转移方程并建立转移表2、已知某时序电路的转移/输出表如表4所示，请画出与输入波形对应的输出Y的波形图（设起始状态为Q1Q0=00）。3、构造一个与图4所示状态图等效的状态/输出表。状态/输出表SXYS*图4七、设计一个MEALY型序列检测

3、器，当且仅当输入X是1111或1101时，输出Z为1。允许重叠。写出最简状态/输出表或状态图。比如：X：Z：解：状态/输出表：含义未收到1位有效码AA，0B，0收到1个1BC，0收到11CD，0E，0收到110DB，1收到111EE，1S*，Z八、74x163为同步清零，同步计数的4位二进制计数器，利用74x163和集成多路选择器74x151构成的序列发生器电路如图5所示。1）试分析当M=0和M=1时，电路中Q2Q1Q0的输出序列以及计数器分别工作在几进制。2）写出当M=0和M=1输出Y处产生的序列。1）M=0时，Q2Q1Q0的输出序列为：000001010011100101110111 000，为八进制计数器；M=1时，Q2Q1Q0的输出序列为： 001010011100101110111001，为七进制计数器。2）M=0时，输出Y处产生的序列：11101010； M=1时，输出Y处产生的序列：1011010。