1、根据加速比的计算公式,习题1.19 解答 CPICPIiIi/Ic45000/105（320002）/105（150002）/105（80002）/1051.55 MIPS （40 106）/（1.55 106） 25.8MIPS Te 105/（25.8 106） 3.88ms习题1.20 某工作站采用时钟频率为15MHz、处理速率为10MIPS的处理机来执行一个已知混合程序。假定每次存储器存取为1周期延迟、试问：（1）此计算机的有效CPI是多少？（2）假定将处理机的时钟提高到30MHz，但存储器子系统速率不变。这样，每次存储器存取需要两个时钟周期。如果30%指令每条只需要一次存储存取，而另
2、外5%每条需要两次存储存取，还假定已知混合程序的指令数不变，并与原工作站兼容，试求改进后的处理机性能。解答（1）由MIPS = 时钟频率/（CPI106）， 则有：CPIA =时钟频率/（MIPS106）= 1.5。（2）当时钟频率为15MHZ时，假设不进行存储操作指令的CPI为x，则要进行一次存储操作指令的CPI为1+ x，要进行二次存储操作指令的CPI为2+ x，因此有：1.5 = x65% + （1+ x）30% + （2+ x）5%解得x = 1.1当时钟频率为30MHZ时，不进行存储操作指令的CPI不变为1.1，要进行一次存储操作指令的CPI为2+ x = 3.1，要进行二次存储操作
3、指令的CPI为4+ x = 5.1，因此平均CPI为：CPIB = 1.165% + 3.130% + 5.15% = 1.9所以 MIPSB = 时钟频率/（CPIB106）=（30106）/（1.9106）= 15.8习题2.13 一个处理机共有10条指令，各指令在程序中出现的概率如下表:指令信号 出现概率 Huffman编砝码 2/8扩展编砝码 3/7扩展编砝码 1 0.25 0.20 3 0.15 4 0.10 5一个处理机共有10条指令，各指令在程序中出现的概率如下表:指令信号 出现概率 Huffman编砝码 2/8扩展编砝码 3/7扩展编砝码 1 0.25 2 0.20 3 0.1
4、5 4 0.10 5 0.08 6 0.08 7 0.05 8 0.04 9 0.03 10 0.02（1） 采用最优Huffman编码法（信息熵）计算这10条指令的操作码最短平均长度。（2） 采用Huffman编码法编写这10条指令的操作码，并计算操作码的平均长度，计算与最优Huffman编码法（信息熵）相比的操作码信息冗余量。将得到的操作码编码和计算的结果填入上面的表中。（3） 采用2/8扩展编码法编写这10条指令的操作码，并计算操作码的平均长度，计算与最优Huffman编码法相比的操作码信息冗余量。把得到的操作码编码和计算的结果填入上面的表中。（4） 采用3/7扩展编码法编写这10条指令
5、的操作码，并计算操作码的平均长度，计算与最优Huffman编码法相比的操作码信息冗余量。解答习题2.14一台模型机共有7条指令，各指令的使用频度分别是35、25、20、10、5、3、2，有8个通用数据寄存器，2个变址寄存器。（1）要求操作码的平均长度最短，请设计操作码的编码，并计算所设计操作码的平均长度。（2）设计8位字长的寄存器寄存器型指令3条，16位字长的寄存器存储器型变址寻址方式指令4条，变址范围不小于正、负127。请设计指令格式，并给出各字段的长度和操作码的编码。习题2.15某处理机的指令字长为16位，有双地址指令、单地址指令和零地址指令三类，并假设每个地址字段的长度均为6位。如果双地
6、址指令有15条，单地址指令和零地址指令的条数基本相同，问单地址指令和零地址指令各有多少条？并且为这三类指令分配操作码。如果要求三类指令的比例大致为1：9：9，问双地址指令、单地址指令和零地址指令各有多少条？（1）双地址指令格式为： 4 6 6操作码地址码1地址码2单地址指令格式为：10 6地址码零地址指令格式为：16双地址指令15条，操作码为：00001110；单地址指令26-1=63条，操作码为：11110000001111111110零地址指令26=64条，操作码为：111111111111（2）双地址指令14条，地址码：00001101；单地址指令26*2-2 = 126条，1110 0
7、000001110 111110，1111 0000001111 111110；零地址指令128条1111 111111 0000001111 111111 111111。习题3.1 什么是存储系统？对于一个由两个存储器M1和M2构成的存储系统，假设M1的命中率为h，两个存储器的存储容量分别为s1和s2，存取时间分别为t1和t2，每千字节的成本分别为c1和c2。在什么条件下，整个存储系统的每千字节平均成本会接近于c2？该存储系统的等效存取时间ta是多少？假设两层存储器的速度比r=t2/t1，并令e=t1/ta为存储系统的访问效率。试以r和命中率h来表示访问效率e。如果r=100，为使访问效率e
8、0.95，要求命中率h是多少？对于中的命中率实际上很难达到，假设实际的命中率只能达到0.96。现在采用一种缓冲技术来解决这个问题。当访问M1不命中时，把包括被访问数据在内的一个数据块都从M2取到M1中，并假设被取到M1中的每个数据平均可以被重复访问5次。请设计缓冲深度（即每次从M2取到M1中的数据块的大小）。习题3.3 要求完成一个两层存储系统的容量设计。第一层M1是Cache，其容量有三种选择：64KB、128KB和256KB，它们的命中率分别为0.7、0.9和0.98；第二层M2是主存储器，其容量为4MB。并设两个存储器的存取时间分别为t1和t2，每千字节的成本分别为c1和c2。如果c1=
9、20c2和t2=10t1。在t1=20ns的条件下，分别计算三种存储系统的等效存取时间。如果c2=0.2美元/KB，分别计算三种存储系统每千字节的平均成本。对三种存储系统的设计作一个比较，并分别按平均成本和等效存取时间指出它们性能的排列次序。根据等效存取时间和平均成本的乘积，选择最优的设计。（1） t = ht1 + （1 h）t2, 当cache为64k时， t = 0.7*20ns + （1-0.7）*200ns = 74ns；当cache=128k 时， t=38ns；当cache=256k时， t=23.6ns（2） 按照公式： cache=64k, c=0.2585美元/k字节； c
10、ache=128k, c=0.3152美元/k字节；cache=256k，c=0.4235美元/k字节（3） 按等效访问时间由小到大排序，容量分别为： 256k，128k，64k按每字节平均价格由小到大排序，分别为：64k, 128k, 256k（4） 19.129 ns.美元/k字节 ；11.9776 ns.美元/k字节；9.9946 ns.美元/k字节；选256k的cache最优习题3.7 有16个存储器模块，每个模块的容量为4M字节，字长为32位。现在要用这16个存储器模块构成一个主存储器，有如下几种组织方式：方式1：16个存储器模块采用高位交叉方式构成存储器。方式2：16个存储器模块构
11、成并行访问存储器。方式3：16个存储器模块采用低位交叉方式构成存储器。方式4：2路高位交叉8路低位交叉构成存储器。方式5：4路高位交叉4路低位交叉构成存储器。方式6：4路并行访问4路低位交叉构成存储器。写出各种存储器的地址格式。比较各种存储器的优缺点。不考虑访问冲突，计算各种存储器的频带宽度。画出各种存储器的逻辑示意图。（1） 主存地址格式：区号E区内组号G组内块号B块内地址W14（2） Cache地址格式：组号组内块号块内地址（3） 主存与Cache中各个块的映象对应关系：（4） Cache的块地址流情况：B6 B2 B4 B1 B4 B6 B3 B0 B4 B5 B7 B3C2 C3 C0
12、 C1 C0 C2 C3 C1 C0 C1 C2 C3（5） FIFO中Cache的块命中率：3/1225%（6） LFU中Cache的块命中率：4/1233.3%（7） 改为全相联映象后：FIFO中块命中率： 4/1233.3% LFU中块命中率： 3/1225%（8） 这时Cache的命中率：18/（1612）95.8%习题5.8 用一条5个功能段的浮点加法器流水线计算F 。每个功能段的延迟时间均相等，流水线的输出端与输入端之间有直接数据通路，而且设置有足够的缓冲寄存器。要求用尽可能短的时间完成计算，画出流水线时空图，计算流水线的实际吞吐率、加速比和效率。23567891011121314
13、1517181921吞吐率：加速比：S=9*5/21=15/7效率：习题5.11 一条有4个功能段的非线性流水线，每个功能段的延迟时间都相等，都为20ns，它的预约表如下：（1）写出流水线的禁止集合和初始冲突向量。画出调度流水线的状态图。求流水线的最小启动循环和最小平均启动距离。求平均启动距离最小的恒定循环。求流水线的最大吞吐率。按照最小启动循环连续输入10个任务，求流水线的实际吞吐量。画出该流水线各功能段之间的连接图。解答禁止向量：（6，4，2） 初始冲突向量：（101010）状态图： 7 7 1 5 7 3 7 5 3 5 简单循环平均启动距离1，73，75，73，55，3，7恒定循环：最小循环：1+7=4最大吞吐率：实际吞吐率：in out
