1、我们建构这个模型的过程在于着重分析非线性集电极电阻和寄生晶体管的建模过程，并分析模型的仿真结果。（二）“最差类型”双极晶体管结构分析“最差类型”的双极晶体管结构如图（）所示：图（）：BICMOS工艺中形成的纵向NPN双极晶体管示意图由图（）可以看出，这个纵向的NPN管形成于井中。其内部基极由型注入形成。+注入形成集电极的连接和发射极。+注入形成基极连接。这种结构的双极晶体管与普通工艺制作的双极管的区别在于缺少一个集电极衬底埋层。由此产生的不良后果有：一集电极电阻显著增加。二因为井掺杂浓度的影响，纵向的寄生PNP管将具有很高的增益，100。图（）是这个纵向晶体管的Gummel图以及正偏特性：图（
2、）：（a）CMOS井中的NPN双极晶体管Gummel图 （b） 正偏条件下，图（）结构模型的预测结构和实际测量结构的比较由图（）（a）可分析出，对于纵向NPN晶体管，当E-B结正偏，B-C结反偏时，处于正向工作区。此时，寄生PNP管的两结都处于反偏，因而不产生衬底电流。此时的性能与普通晶体管一致。如果NPN管的be增大，那么通过集电极电阻的电流将增加，这些电流将导致集电极末端（N+）与图（）所示点间产生电位差。当集电极电流继续增大时，将使点的电位下降到足以造成NPN管B-C结正偏，而进入准饱和状态。我们可以看出NPN管的B-C结与寄生PNP管的E-B结是共用的。由此NPN管的准饱和状态将使寄生
3、PNP管处于正向工作区，于是衬底电流随之增加。衬底电流随be的增加可从图（）（a）中明显看出。如果NPN管处于反向工作区，那么寄生PNP管将完全开启，由此产生的衬底电流将产生不可预计不良后果。（三）“最差类型”双极晶体管电路级建模正向偏至区和饱和区是晶体管较频繁应用的工作状态，在这样的状态下，集电极电阻和寄生晶体管对电路仿真的影响十分客观，建模时必须予以考虑。其中首要要考虑寄生晶体管的影响。NPN管的集电极电流方程为：式（）中的前两项（i），（ii）是穿越NPN管基极的净电子电流。（iii）（iv）两项是饱和状态下基极注入到集电极的电流。（iii）（iv）两项中的电流是空穴流。这些空穴在NPN
4、管的集电极是少子，而NPN管的集电极和寄生PNP管的基极是重合的，因而这些空穴以（-1/fpnp）的增益被发射到衬底。这里1/fpnp是寄生PNP管基极被复合的空穴分量。因此只有空穴中的一部分分量（1/fpnp分量）形成NPN管的集电极电流，由此，集电极电流c和衬底电流sub的方程可表达为：我们用两个PNP管通过给予适当的参数来代替式（）中的（iii）（iv）两项来实现矫正后的集电极和衬底电流方程式（）式（）。给定参数的PNP管应用于模型后的工艺剖面图如图（）所示：图（）：井CMOS工艺中NPN晶体管完整的SPICE模型PNP晶体管的集电极和衬底相连，由此使NPN管集电极的空穴注入到衬底。我们
5、在每个晶体管间分配以下SPICE模型参数：IS，Bf，nf（2），（4）式分解为：从NPN管的电流方程中去掉上述参数。NPN管的基极和发射极电流不受寄生PNP晶体管的影响。实际上，式（）中的（iv）项只是在反向工作状态下的泄漏电流，这项可以被忽略（sc=0）并且只需要一个衬底寄生晶体管。从上述参数在各晶体管间的分配可以看出NPN管的反向工作参数r被转化为很多个模型参数。这并不意味着反向参数不存在，而只是这些参数隐含在寄生PNP管的参数中。集电极电阻对于双极晶体管的性能影响显著。对于高掺杂的井而言，集电极电阻是线性的并且可以看做集总电阻建模。但是对于轻掺杂的井而言，象图（）中的NPN晶体管，这个
6、电阻是非线性的。这种非线性在图（）（b）中晶体管特性的线性饱和区分界处被表现出来。这个电阻在图（）中被分为两部分，c1连接集电极终端和点，这个电阻是线性的。它的值只取决于井掺杂浓度和设计规则。第二部分是收敛性的集电极电阻，如图（）中点间的电阻。这个电阻取决于低浓度的井掺杂情形，非线性取决于B-C结和集电极与衬底间耗尽层的电压分配情况，象图（）中显示的那样。事实上，对于掺杂十分低的井，耗尽区会交叠，我们使用JFET来限制集电极电流。图（）示意了加入JFET的等效SPICE模型。图（）是最终的CMOS井工艺制作的NPN 管在正偏区和饱和区的等效电路级模型。这个模型可以精确的模拟衬底电流，并且可以准
7、确的给出正偏条件下的线性，饱和区边界。（四）“最差类型”双极晶体管模型仿真结果由仿真结果可以看出，采用上述的模型，典型的错误可以从使用线性集电极电阻时的降为。电导率的错误可以从使用集总电阻时的大于降到使用JFET时的小于。使用模型的仿真结果和测量结果在错误小于时符合的很好。二低压BICMOS开关电流电路取样数据开关电流电路（S ampled-data switched-current（SI） circuit）技术具有很多优势，如低供电电压，高速等。电路与标准的数字CMOS工艺兼容。这里我们提及一种使用BICMOS技术的存储单元，以及和它相关的电路应用。下文先讨论相关的BICMOS存储器单元电路
8、，而后说明采用BICMOS技术的双采样双线性积分电路的设计，进一步讲述采用前述积分电路技术的三次谐波低通椭圆滤波器的性能，并说明仿真结果。（二）BICMOS存储单元SI存储单元的限制在于建立时间，非零输出对输入的电导率比率和负载注入。下面我们介绍在不同SI存储单元中使用BICMOS电路的优势。1简单的共射极存储器单元共射极存储单元使用共射极晶体管来减小输出阻抗对输入阻抗的比率。象简单SI存储器单元一样。所以根据以下方程式，非零输出对输入电导率比率将会下降。式中，g0和gdsc是开门存储器晶体管的输出电导率和共发射极晶体管的漏端电导率。Gmc是共射晶体管的跨导率。从式中可以看出，输出对输入电导率
9、比率由于共射管的增益将下降。所以当共射管增益增加时，错误将减少。我们从图（4）中的双极晶体管作为共射管的应用可以看出这种作用。在这里使用BICMOS还有其他的一些优势。一，双极晶体管的VCE比MOS管的VDS小，所以我们可以使用更低的供电电压。二，共射管源端的频率至少比存储器单元晶体管的频率高一次方，通过使用双极晶体管。 图（4）简单共射存储器单元（a） CMOS（B）BICMOS2.高负反馈电路 图（5）中显示了我们使用BICMOS单元作为高负反馈电路的应用。这种电路最大的优势在于高速。如图所示，如果我们用双极晶体管代替M2MOS管，则我们可以获得一个很大的带宽。图（5）高负反馈存储单元（a
10、）CMOS（b）BICMOS图（6）显示了这种结构。 图（6）共基极有源存储器单元（a）CMOS（b）BICMOS如图，由于GGA在I阶段的反馈增加了单元的低频输入电导率：式中AGG是共基极放大器的电压增益。输出电导率与基本单元的相同。所以，非零输出对输入电导率比率的传导错误通过AGG的作用也得到削弱。为了使得失误很小，必须具有很大的AGG，这可以通过使用双极晶体管代替TG实现。因此，同等电流下，我们可以获得更高的增益。通过对经过M1的电流分析：可以看出，带宽决定于gmM1gmMc1因此，如果 gmMc1变大，我们可以获得更大的带宽。（三）采用BICMOS技术的双采样双线性积分电路向前，向后欧
11、拉积分电路在结构上很简单。但是当时钟频率比截断频率高很多时，它的应用将受到限制。这是因为固有的传输错误。但是，使用双线性积分器可以消除这些问题，并且可以实现时钟频率对截断频率比率较低的设计。并且，双线性积分器不许额外设置保持稳定的阶段。双采样双线性积分电路如图（7）所示，是基于BICMOS共基极有源存储器单元设计的。 图（7）：双采样BICMOS双线性积分器这里，共射极双极管被两个电流单元分享，用于优化面积和能耗。我们使用共基极有源存储单元增加输入电导率。通过使用平衡电流存储器，我们可以减小非零输出对输入电导率比率错误和负载注入错误。在每一个存储器晶体管栅极放置电容器可以提高栅电容。平衡电流存
12、储单元不仅可以减小负载注入，也可以简化电路，并消除谐波失真。同时，这种积分器不需要普通反馈网络。输入，输出，和栅的开关控制由CMOS晶体管实现。我们通过仿真发现，这种结构比其模拟开关电路在减少负载注入方面更具优势。积分器的传递函数如下：（四）三次谐波低通椭圆滤波器为了测试BICMOS双采样积分器的性能，我们设计了三次谐波低通椭圆滤波器，其特性如下表所示：根据此特性设计的SI滤波器如图（8）所示： 图（8）：（a）LCR滤波器（b）S域的SFG（c）Z域的SFG（d）滤波器结构（五）仿真结果我们使用HSPICE仿真BICMOS SI 滤波器。这里采用0.8uBICMOS技术，直流供电电压为3V。
13、图（9）比较了ASIZ和HSPICE在采样频率为40MHz时的频率响应情况。从图中可看出，两种频率响应符合的很好。截止频带的衰减大于28dB。为了更加精确的计算频率响应，我们在图（10）中放大通频带图象。从图（10）中可见，非理想通带起伏是0.7dB。理想和非理想情况的不同来自sinc（x）函数。图（11）比较了这两种频率响应在60MHz采样频率时的情形。从图中可看出，在60MHz时，两者有背离。这些背离来自存储单元中设置的不完善的小信号。 图（9）：40MHz采样频率时，理想，非理想频率响应比较图（10）：图（9）中放大的频率响应图 图（11）：60MHz采样频率时，理想，非理想频率响应比较
14、（六）结果BICMOS技术提供了很多优势，如低操作电压，减少了SI存储器单元的错误，高速操作等。使用BICMOS技术制作的滤波器在采样频率高达40MHZ时，频率响应与实际符合很好。三高性能BICMOS输出缓冲器我们设计输出缓冲器的目标在于：1.在负载电容约为10pF时保持高度的线性。2.低输入电流。下文介绍BICMOS缓冲器的结构，目标在于实现高度线性同时保持另两方面的性能。（二）BICMOS缓冲器如图（12）给出了普通CMOS缓冲器的结构： 图（12）CMOS缓冲器（a）NMOS（b）PMOS图（13）给出了BICMOS缓冲器结构 图（13）：带局部反馈的BICMOS缓冲器结构如图（13）所
15、示，与普通CMOS缓冲器相比，BICMOS缓冲器使用双极晶体管Q3和电流源I1作为输出端。由于Q3较高的跨导率和形成的局部的反馈环似的输出阻抗降低。由于使用了MOS器件作为输入端，因而提高了输入阻抗。由于BICMOS技术提供了告诉NPN管所以我们使用NMOS器件。这种结构的优势是： 1因为反馈环的作用使得Q3发射极失真减小。.2.Q3使器件的速度增加3.M1M2管的体效应相互抵消。尽管如此，这种结构并没有改变谐波失真，仿真结果如下表所示： NMOS缓冲器 PMOS缓冲器 BICMOS缓冲器从表中可以看出，在低频时BICMOS结构的性能较好，但是高频时甚至比普通CMOS缓冲器还差。通过分析可以看
16、出： 1.图（13）中的N结点的摆动造成了信号失真。 2.M1，M2中的灌电流造成了两管不同的，增加了失真。 3.Q3管的增益系数是Vce的函数增加了上述失真效应。使用图（14）的结构可以削弱上述缺点：图（14）：带反馈环的BICMOS缓冲器从图中可以看出，反馈环削弱了MB1管的输出阻抗，因而削弱了它的失真。并且双极晶体管的基极电流主要来自MB1，因此M1，M2管中的电流变化很小。这改进了上述第二个缺点。下表显示了这种改进结构的仿真结果： 带反馈环的BICMOS缓冲器可以看出，低频时的线性特性更好，高频时比先前提到的器件具有更好的性能。（三）结论使用BICMOS技术可以提高输出缓冲器的性能。采
17、用达林顿管结构后全电路反馈电路可以将输出缓冲器的高频特性近一步提高。参考文献1“Circuit modeling of bipolar transistors for BiCMOS”Doyle, D.J.F.; Lane, W.A.;Solid-State Circuits, IEEE Journal of , Volume: 24 , Issue: 1 , Feb. 1989 ,Pages:189 1932. “Low voltage BiCMOS switched-current circuits”Hamed, H.F.A.; Khalil, A.H.; Embabi, S.H.K.; S
18、alama, A.E.;Microelectronics, 1999. ICM 99. The Eleventh International Conference on , 22-24 Nov. 1999 ,Pages:205 2083.“High-performance BiCMOS output buffer design strategies”Costa, P.; Fiocchi, C.; Gatti, U.; Maloberti, F.;Circuits and Systems, 1999. ISCAS 99. Proceedings of the 1999 IEEE International Symposium on , Volume: 2 , 30 May-2 June 1999 ,4.低压低功耗CMOS/BICMOS超大规模集成电路Kiat-Seng Yeo,Samir S.Rofail,Wang-Ling Goh.
