1、微机原理与接口技术总复习第1章概述 1. 计算机系统的基本结构(5大件),微机系统的3大总线，微处理器CPU基本结构：输入设备，运算器，存储器，控制器，输出设备三大总线;数据总线，地址总线，控制总线CPU：运算器，控制器，寄存器 2. 冯.诺依曼关于程序存储的原则二进制代码表示程序 2. 基本概念:字节,字,BCD码.字节：8个二进制位组合在一起字:两个字节BCD码：5+80101+1000=1101+0110=10011（进位加6，借位减6）第2章 16位和32位微处理器 1. 8086CPU 数据总线16位地址总线20位，最大寻址1MB。80386数据总线32位，地址总线32位，最大寻址4
2、GB。 2. 8086常用的引脚(INTR INTA HOLD HLDA IOW IOR MEMW MEMR ALE),只是搞清信号的含义.地址/数据总线AD0AD15（双向、三态）地址/状态线A16/S3A19/S6（输出、三态） INTR：可屏蔽中断请求信号（输入），高电平 INTA：中断响应（输出），低电平 HOLD：保持请求信号用来申请一次直接存储器存取（DMA），高电平有效（输入） HLDA：CPU响应HOLD信号，高电平有效（输出） IOW：IO写，低电平有效（输出） IOR：IO读，低电平有效（输入） MEMW：DMA存储器写（）低电平有效 MEMR：DMA存储器读（）低电平有效
3、 ALE：给地址锁存器的的控制信号,高电平有效 DEN：数据允许信号（输出）低电平有效（DMA：直接存储器存取） 3. 8086时序(总线时序)1，CPU时钟周期：CPU1个时钟脉冲的长度2，总线周期：CPU执行一次外部操作所需的时间3，指令周期：CPU执行一条指令所需的时间总线时序：由T1T4四个状态构成，在I/O或存储器忙时，CPU还会产生Tw状态（等待）。 T1：地址产生周期，同时CPU检查M/IO信号； T2：CPU产生各种控制信号（读写，DT/R，DEN）,同时AD0-AD15进行信号转换；（低16位高阻态，高四位为状态位） T3：AD0-AD15出现稳定的数据信号（写），或者I/O
4、，存储器译码，读出数据；（数据传输） T4：完成读写操作 4. 8086CPU对存储器的管理(分4个段,段地址,偏移地址,实际物理地址),8086地址总线,数据总线宽度,每段最大长度64KB,段首地址的条件(低4位为0),最大寻址能力1MB.存储器分段：代码段（cs）+IP，数据段（ds），堆栈段（ss）+SP，附加段（es）物理地址=段地址x16+偏移地址 8086地址总线：20数据总线：16每段最大长度：64kb段首地址低四位为0,最大寻址位1Mb 5. 8086CPU内部段寄存器、指令指针、栈顶指针、计数寄存器CX，I/O寻址的寄存器DX 8086CPU包括4个16位数据寄存器，2个16
5、位堆栈指针寄存器，2个16位变址寄存器，1个16位指令指针寄存器，一个16位标志寄存器 4个16位段寄存器变址寄存器：（偏移地址） SI：源变址寄存器 DI：目的变址寄存器堆栈指针寄存器 SP：栈顶指针 BP：堆栈基址寄存器 IP：指令指针段寄存器：cs（指令代码），ds（处理数据），ss（建立堆栈），es（串数据传送） 8位累加器AL，16位累加器AX，各标志位：CF、OF、IF、SF、ZF、PF、AF AX：累加（低八位） BX：基址（偏移地址） CX：计数 DX：数据（高八位） CF：进位标志 OF：溢出标志 IF：中断标志 SF：符号标志 ZF：零标志 PF：奇偶标志 AF：辅助进位标
6、志 6. 80386地址总线,数据总线宽度,最大寻址能力 80386地址总线：32数据总线宽度：32最大寻址能力：4GB 80386对存储器的管理:分段管理和分页管理的原理,每段的最大长度4GB,每页4KB. 7. CISC RISC 典型应用 CISC：复杂指令计算机有效地减少编译代码中指令的数量使取指令操作所需的内存访问数量达到最小化（主频低，运算速度慢，微处理器复杂） RISC：精简指令计算机精简指令集，只保留常用指令，执行操作速度快，简化CPU第4章存储器与高速缓冲 1. SRAM,DRAM,EEPROM的基本性质(存储器速度,集成度,哪些适合做FLASH存储器,CACHE,主存) S
7、RAM（静态随机存储器）：速度快，不需要更新，容量小，功耗大，集成度低 DRAM（动态随机存储器）：容量高，需刷新，集成度高，功耗小 EEPROM（电可擦除可编程存储器）：可擦除，可编程 FLASH：非易失性，电擦除性，低成本（单管）可直接执行，固态性能（EEPROM） CACHE：主存中的一个区块可以映射到cache的任何地方（DRAM）主存：cpu可以直接访问并与其交换信息，容量小，存取速度快（SRAM） 2. RAM ROM 及典型应用 RAM（随机存储器）读写存储： SRAM（静态随机存储器） DRAM（动态随机存储器）主要用于主存和cache ROW（只读存储器）：掩膜ROM可擦除，
8、可编程（EPROM）可电擦除可编程（EEPROM）主要用于FLASH 第5章 1. I/O编址方式,CPU与I/O交换数据用哪个寄存器(8位AL,16位AX). I/O端口编址方式： 1，与存储器统一编址方式 2，独立编址方式交换数据寄存器：AL，AX 2. I/O地址译码器的设计.主要端口： IOW低电平写 IOR低电平读cs低电平片选 AEN系统总线信号：高电平为DMA传送；低电平为非DMA传送 IOCS16选择8/16位端口 3. I/O数据的类别:数据信息,状态信息,控制信息.基本的I/O端口数据的读写操作.(I/O在FFH以下,怎样读写,I/O地址大于FFH,利用DX间接寻址) I/
9、O在FFH以下： IN AL，21H（直接寻址） I/O端口地址大于FFH： MOV AX，120H OUT DX，AX（间接寻址）堆栈操作指令：PUSH，POP数据交换指令：XCHG 4. I/O端口与计算机系统交换数据的4种方式 1)无条件传送 IN/OUT指令与外设直接交换数据 2)查询方式: 已知状态位,怎样传输1个数据块?先查询I/O借口的状态，再进行数据传送 D0状态寄存器，0-没准备，1-准备就绪 3)中断方式中断请求：I/O设备发送中断请求，CPU（INTR）高电平现行指令执行完成后，开始执行响应，否则不响应中断响应：CPU发送中断回应信号（INTA低电平），I/O发送中断类型
10、号，执行中断：CPU执行相应中断中断返回：中断结束，IRET指令返回 4)DMA方式 DMA控制器得到总线控制权，直接控制存储器和I/O交换数据。当DMA结束数据传输工作后再将总线交还CPU 4种传送方式的基本工作原理要搞清楚. 5.I/O端口的读写操作第6章并行通信和串行通信 1. 异步串行通信规程(格式)1个起始位,5-8个数据位,1个奇/偶校验位,1 1.5 2个停止位,若干分界位一帧信息：（1个）起始位+（5-8个）数据位+（1个）奇/偶校验位+（1/1.5/2）停止位+若干分界位 2. 同步(面向比特)串行通信规程:起始（01111110B）+地址场+控制场+数据场+校验场+结束标志
11、（01111110B） 3. 什么是奇校验,什么是偶校验?偶校验：保证发送的一个字符中，包含偶数个“1”，如果字符中“1”的个数为奇数，则在校验位加1,否则加“0”奇校验：保证发送的一个字符中，“1”的个数为奇 4. 奇偶校验/CRC校验典型应用奇偶校验：异步串行通信（可检错不可纠错） CRC：同步串行通信（可检错可纠错）CRC:循环冗余校验，对传送的二进制序列按一定规则产生一串校验码，并加到发送的数据码后面，形成新的二进制序列 7. 8255 3种工作方式,端口A,端口B,端口C可以工作的方式是哪些?方式0：基本输入输出使8255A作为缓冲输入设备或锁存输出设备方式1：选通的输入输出端口A或
12、B作为锁存输入/输出设备，端口C给端口A和B提供控制信号方式2：双向传输方式STB：选通信号输入端，低IBF：输入缓冲器满，高OBF：输出缓冲器满，低ACK：外设响应信号，低 可以使外部设备利用A口的8位数据线发发送和接收数据，C口的高5位用作控制信息和状态信息端口A可以工作在方式0,1，2，而端口B只能工作在方式0，1，端口C工作在0,1作选通，2作控制和状态信号 8. 8255 初始化编程 MOV DX，303H MOV AL，80H OUT DX,AL 9. 8255 在方式0,方式1下的应用.方式0方式1 10. 8255 状态字的含义(给出控制字格式和状态字格式,信号的含义:IBF,
13、OBF,ACK,STB).方式1输入：STB（选通信号，低）-IBF（输入缓冲器满，高）-INTR（中断请求，高）输出：OBF（输出缓冲器满，低）-ACK（外设响应，低）-INTR（中断请求，高）第7章 8259,8253 1. 中断向量表的格式,CPU怎样保护断点(CS,IP,FLAG的值入栈),CPU怎样获取中断向量,怎样计算出中断服务程序的入口地址? 中断向量表的格式：每个中断服务的入口地址有2个字表示； 低16位保存偏移地址 高16位保存段地址 中断类型号： CPU在收到中断源发出的中断请求后，在现行指令执行完后，响应中断，并根据提供的中断号获取中断向量， CPU根据中断类型号从中断向
14、量表中取到ES：BX中保护断点：（IRET指令将使CPU把堆栈内保存的断点信息弹出到IP，CS，FLAGE中，保证被中断的程序从断点处能继续往下执行） SP SP-2 FLAG SP PUSH FLAGSP SP-2 CS SP PUSH CSSP SP-2 IP SP PUSH IP IP 4 * n CS 4* n +2 CPU通过以下公式获取入口地址：ip- 4*n Cs IF=1-响应周期响应周期：第一个INTA（低），CPU输出有效的总线锁定信号（lock）锁定总线，判断优先级，清0相应的IRR位，ISR位置1（INTA（低）-LOCK（1）-IRR（1-0）-ISR（1）第二个IN
15、TA（低），总线锁定lock撤除，总线解封，ALE（低），地址锁存解开，允许数据线工作，将当前的中断号送入CPU（INTA（低）-lock（0）-ALE（低）IRR保存中断源是否提出了中断请求的寄存器，具有锁存功能（IR0-IR7对应外设的中断请求，有请求就置1）ISR管理中断优先级寄存器（同级中断禁止发生。高级请求中断，响应后ISR对应位置1）在自动结束中断方式下，当前ISR位的置1由第二个INTA脉冲后沿清除，在非自动结束中断方式下，ISR的置1位一直保持直到中断服务程序从结束时，由CPU向8259A发出结束命令为止（对非自动中断结束方式，在中断服务程序中，中断返回之前，要由CPU向825
16、9A发一个中断结束命令，以清除ISR中被置1的位） 4. 8253初始化编程 MOV DX，307H MOV AL，73H OUT DX，AL MOV DX，305H MOV AL，50H OUT DX，AL MOV AL，37H OUT DX，AL控制字：通道号- 读写设置工作方式数制 00通道0/计数器0 00：计数器计数值锁存 000：方式0 0：二进制 01通道1/计数器1 01：只读/写高八位 001：方式1 1：BCD 10通道2/计数器2 11：先读写低八位/再读写高八位 x10：方式2 x11：方式3 100：方式4 101：方式5 读通道2当前计数值到BX寄存器，8253地址
17、为304H307H。 MOV DX, 307H ;控制寄存器 MOV AL，80H OUT DX，AL MOV DX, 306H ；通道2地址 IN AL，DX MOV BL，AL IN AL，DX MOV BH，AL 5. 8253的6种工作方式的最基本的意思方式0：计完最后一个数时中断（WR（CW）-OUT（0）-GATE（1）-LSB（x-）-LSB（x=0）-OUT（1），如果GATE一直为高电平，8253在写入初值后开始计数）注意：方式0不能自动重复计数每次需写入初值，如果GATE变低则停止计数，直到GATE变高后，继续计数（不是重新计数），计数期间，如果CPU写入新值，则8253按
18、新值继续计数方式1：可编程的单拍脉冲（WR（CW）-OUT（1）-CE（x）-GATE（1）-CLK（）-CE（x-）- OUT（0）-CE（0）-OUT（x=0）-GATE（1循环）注意：每次GATE的一个启动脉冲使CE重新计数，且在CE计数期间，如果GATE正产生一个启动脉冲，也会使CE重新计数在CE计数期间，如果CPU向CR写入新的初值，不会影响当前计数，直到计数完成，或者产生一个新的GATE脉冲，CE用新的值计数方式2：速率发生器（WR(CW）-OUT（1）-CE（x）-CLK（T）-CE（x=1）-OUT（0）-CLK（T）-OUT（1）-CE（x）)注意：计数期间GATE保持高电平
19、，GATE变低时，计数器暂停，直到GATE变高，CE重新计数，CE计数结束后，重新装入CR的初值，并自动计数 CE计数期间，CPU写入的初值对当前计数不产生影响，CE结束后，自动以新的初值计数方式3：方波速率发生器（与方式2相似，当初值N为偶数时，OUT的高低输出各一半，N为奇数时，高电平为（N+1/2），低电平为（N-1/2）注意：计数过程中，GATE需保持高电平，GATE变低计数暂停，且OUT变高，直到GATE变高，CE重新计数，CE计数结束后，重新装入CR的初值，并自动计数在CE计数期间，CPU写入的初值对当前计数不产生影响，CE计数结束后，自动以新的初值计数方式4：软件触发选通（WR（
20、CW）-OUT（1）-CE（x）-CE（0）-OUT（0）-CLK（T）-OUT（1） GATE需保持高电平，如果GATE为低，CE停止计数，知道GATE变高，CE计数计数，GATE的电平不影响OUT的电平输出在计数期间，CPU写入初值后，CE立即从新的初值开始计数，CE计数结束后，不会自动装入CR的值，知道有新的初值写入，CE开始新的计数方式5：硬件触发选通（WR（CW）-OUT（1）-CE（x）-GATE（1）-CLK（）-CE（0）-OUT（0）-CLK（T）-OUT（1）-GATE（1循环）在CPU写入初值后，CE不开始计数，直到有一个GATE启动脉冲；在计数期间，CPU写入新的初值，
21、不影响当前计数，知道有一个新的GATE脉冲，在计数期间，新的GATE脉冲使CE重新计数； CE计数结束后，不会自动重新计数，只有一个新的GATE脉冲时，才开始重新计数。方式2,3为周期性，计数期间写入的新值对其不产生影响方式0,4在CE计数期间，写入新值后都按新值计数方式1,5在计数期间，写入新值后不会重新计数，新的GATE启动计数方式0,1在计数期间OUT为低（0），计数为0后，OUT为高方式2,4,5在计数期间OUT为高（1），结束后OUT低（0） 6. 8253的常见用途(方波发生器,延时计数)方波发生器,延时计数第8章 D/A, A/D转换 1. 权电阻,T型电阻解码电路的原理?权电阻
22、：T型电阻解码电路： 2. DAC0832的应用:如三角波,锯齿波,方波发生器锯齿波： MOV DX，30FH PQ： MOV CX，256 MOV AL，0 P1： OUT DX，ALcall delay INC ALloop ALloop P1JMP PQdelayproc MOV SI,1000H P2: dec SI JNZ P2 RETdelay end 3. 计数式,逐次逼近式A/D转换的原理计数式：由D/A转换器，计数器和比较器组成，工作时，计数器由0开始计数，将其计数值送往D/A转换器进行转换将生成的模拟信号与输入模拟信号在比较器内进行比较，若前者小于后者，则计数值加1，重复D
23、/A转换及比较过程。因为计数值是递增的，所以D/A输出模拟信号是一个逐步增加的量，当这个信号值与输出模拟量比较相等时，比较器输出一个停止计数信号给计数器，计数器立即停止计数，此时D/A转换器输出的模拟量就为模拟输入量计数器的值就是转换成的相应的数字量值逐次逼近式：逐次逼近A/D转换器是由一个比较器，D/A转换器，寄存器及控制逻辑电路组成。同理得，逼近式也要进行比较，以得到转换数字值但逼近式是用一个寄存器控制D/A转换器，逐次从高位到低位。转换过程：初始时寄存器各位清0，转换时，先将最高位置1，送入D/A转换器，经D/A转换后生成的模拟量送入比较器中与输入模拟量进行比较若VsVi，该位保留，否则
24、被清除，然后再置次高位为1，将寄存器中新的数字量送D/A转换器，输出的Vs再次与Vi比较若VsVi，保留该位的1，否则清除。重复上述过程，直至最低位。最后寄存器中的内容即为输入模拟值转换成的数字量 4. 利用8255和ADC0809连接,在查询方式下,完成A/D转换工作(8255初始化,8255与ADC0809的连接,通过8255选择模拟信号通道,启动ADC0809,转换结束后查询8255状态字并读取转换结果)方法一：MOV DX,303HMOV AL,1001100B ;控制字（pc0-pc3输出，pc4-pc7输入，pca输入）OUT DX,ALMOV DX,302H；pc端口MOV AL
25、，00001000 ；送通道IN0并启动A/DOUT DX，ALCALL DELAYIN AL，DXWAIT：MOV BL，AL TEST BL，10000000b ；判断EOC是否为高电平，即A/D是否转化结束 JZ WAIT MOV DX，303H MOV AL，10010000b ；设pc0-pc3为输出，pc4-pc7输出，pa输入 OUT DX，AL MOV DX，302H MOV AL，10000000b ；选通OE，为读入数据做准备 OUT DX，AL MOV DX，300H IN AL，DX 方法二： MOV DX，303H MOV AL，10010000b ；pb0-pb7为输出，pa输入 OUT DX，AL MOV DX，301H MOV AL，00001000 ；送通道IN0并启动A/D OUT DX，AL CALL DELAY MOV DX，303H MOV AL，10010010b；设pb0-7为输入，pa为输入 OUT DX，AL MOV DX，302H ；读pb4状态 IN AL，DXWAIT： MOV BL，AL TEST BL，00010000b ；判断EOX是否为高电平 JZ WAIT MOV DX，84H IN AL,DX ；选通OE MOV DX,300H ；paIN AL,DX
