1、电气课程设计简易彩灯控制电路摘要变换的彩灯已经成为人们日常生活不可缺少的点缀。那么这些变化的灯光是如何控制的呢? 这就是我们下面要讨论的课题彩灯循环控制电路。彩灯循环控制电路是用来使彩灯按照一定的形式和规律闪亮，起到烘托氛围、吸引公众注意力的作用，应用较为广泛。彩灯控制器的实现方法多种多样，本次设计的电路主要功能有：（一）可以控制8路以上的彩灯；（二）可以组成四种以上的花形，每种花形连续循环两次，各种花形轮流显示。本电路系统有四部分组成，分别是：一、时钟振荡电路，有施密特非门、电阻及电容构成（或555时基电路）；二、分频电路，由四位二进制计数器74LS161组成，为D触发器提供时钟；三、状态机
2、电路，有双D触发器组成；四、移位显示电路，由双向移位寄存器74194和发光二极管组成，实现花形显示。本电路是在参考网上资料、数电书本外加本人思考、修改后完成的，是基于74系列简单逻辑门电路的组合，实现简易电子彩灯控制电路，具有电路设计简单，成本低廉的特点。第一章 设计要求和主要内容阅读相关科技文献，学习protel软件的使用，学会整理和总结设计文档报告，学会如何查找器件手册及相关参数。技术上设计的电路可以控制8路以上的彩灯；可以组成四种以上的花形，每种花形连续循环两次，各种花形轮流显示。第二章 设计电路及工作原理第一节 设计方案 本电路系统分为四部分。第一部分，采用74HC06与电容电阻组成时
3、钟振荡电路，为系统提供时钟。第二部分，采用四位二进制计数器74LS161组成分频电路，为D触发器提供时钟，为状态机提供时钟。第三部分，采用双D触发器74LS74组成状态机电路，实现四种花样的轮流显示。第四部分，采用双向移位寄存器74LS794组成一位输出电路。第二节 基本原理一、系统框图 图2-1 系统框图二、系统原理图 图2-2 系统原理图三、系统工作状态图图2-3 系统状态图第三节 系统各部分工作原理一、时钟电路的工作原理（一）时钟方案一图2-4 时钟电路1、第一暂稳态及电路自动翻转的过程 假定在t=0时接通电源，电容C尚未充电，电路初始状态为Vo1=Voh，Vi=Vo2=Vo1状态，即第
4、一暂稳态。此时，电源VDD经G1给电容C充电，随着充电时间的增加，V1的值不断上升，当V1达到Vth时，V01变低，V02变高，这一正反馈过程瞬间完成，使G1道童，G2截至，电路进入第二暂稳态，即V01=V01，V02=Voh。2、第二暂稳态及电路自动翻转过程 电路进入第二暂稳态瞬间，V02由OV上跳至Vdd。由于电容两端电压不能突变，则V1也将上跳至Vdd ,本应该升到Vdd+Vth，但由于保护二极管的钳位作用，V1仅上跳至Vdd。随后电容C通过G2放电，使V1下降，当V1降至Vth后，Vo1上升，V02下降，从而使G1迅速截至，G2迅速导通，电路又回到第一暂稳态，V01=Voh。此后，电路
5、重复上述过程，周而复始的从一个暂稳态翻转到另一个暂稳态，在G2的输出端得到方波。（二）、时钟方案二图2-5 555时基电路555时基电路的电路结构和8脚双列直插式的引脚图，由图可知555电路由电阻分压器、电压比较器、基本RS触发器、放电管和输出缓冲器5个部分组成。它的各个引脚功能如下： 1脚：GND(或Vss)外接电源负端VSS或接地，一般情况下接地。 8脚：VCC(或VDD)外接电源VCC，双极型时基电路VCC的范围是4.516V，CMOS型时基电路VCC的范围为318V。一般用5V。 3脚：OUT（或Vo）输出端。 2脚：TR低触发端。 6脚：TH高触发端。 4脚：R是直接清零端。当R端接
6、低电平，则时基电路不工作，此时不论TR、TH处于何电平，时基电路输出为“0”，该端不用时应接高电平。 5脚：CO(或VC)为控制电压端。若此端外接电压，则可改变内部两个比较器的基准电压，当该端不用时，应将该端串入一只0.01F电容接地，以防引入干扰。 7脚：D放电端。该端与放电管集电极相连，用做定时器时电容的放电。电阻分压器由三个5k的等值电阻串联而成。电阻分压器为比较器C1、C2提供参考电压，比较器C1的参考电压为2/3Vcc，加在同相输入端，比较器C2的参考电压为1/3Vcc，加在反相输入端。比较器由两个结构相同的集成运放C1、C2组成。高电平触发信号加在C1的反相输入端，与同相输入端的参
7、考电压比较后，其结果作为基本RS触发器R端的输入信号；低电平触发信号加在C2的同相输入端，与反相输入端的参考电压比较后，其结果作为基本RS触发器S端的输入信号。基本RS触发器的输出状态受比较器C1、C2的输出端控制。在1脚接地，5脚未外接电压，两个比较器C1、C2基准电压分别为2/3Vcc，1/3Vcc的情况下，555时基电路的功能表和相关参数如表下表所示：图2-6 555时基电路表2-1 555时基电路的功能表输入输出功能清零端高出发端TH低触发端OUT()放电管VT00导通直接清零10导通置011截止置11不变不变保持二、分频电路工作原理图2-5 分频电路74161是四位二进制同步加法计数
8、器。其中1脚是一部清零端，9脚是与指数控制端，P1,P2,P3,P4是预置数输入端，CO是进位输出端，7脚和10脚是计数控制端。表2-2 74161功能表由其功能表可知：1、异步清零当1脚接低电平时，不管其他输入的转台如何，计数器将被直接置零。2、同步并行预置数在1脚接高电平的条件下，当9脚接低电平且有时钟脉冲CLK上升沿作用时，P1,P2,P3,P4输入端的数据将分别被Q1,Q2,Q3,Q4所接收。3、保持 在1脚和9脚同时接高电平时，当两个计数使能端中有一个接低电平时，不管有无脉冲CLK的作用，计数器都将保持原来的状态不变。4、计数当9脚，1脚，7脚，10脚均接高电平时，74161处于计数
9、状态。当时钟电路给计数器十六个脉冲时，计数器进位端进1，促使D触发器反转或截至。三、状态机电路 图2-6 状态机电路状态机电路有双D触发器组成。触发器U1A的5脚与触发器的U1B的11脚连接，从而实现U1A的16分频和U1B的32分频。由D触发器的功能表可知：当CLK由低电平变为高电平（上升沿）时，触发器发生反转，Q=D。表2-3 D触发器的功能表本电路中，假设开始U1A的5脚为高电平，则有U1B的11脚也为高电平：分频电路十六拍进位一次，促使触发器U1A反转，此时U1A的5角变为低电平，则U1B的11脚同时也变为低电平；当分频电路经过第二个十六拍时，再次进位，U1A的5脚为高电平，而此时U1
10、B的11脚也再次变为高电平，此过程中U1B的CLK引脚经历了一个上升沿，U1B出发。从而实现了四种花型的轮流变换。四、移位输出电路图2-7 移位输出电路 集成移位寄存器74194由4个RS触发器及它们的出入控制电路组成。其中S1和S0是两个控制输入端，A,B,C,D是并行输入端。如表2-4所示，它们的状态组合可以完成四种控制功能，其中左移和右移两项是串行输入，数据是分别从左移输入7引脚和右移输入端2引脚送入寄存器的。1引脚是异步清零输入端。本电路中要求在移位过程中数据不能丢失，仍然保持在计数器中，所以在电路中采用将移位寄存器的最高为输出端15引脚和最低为输入端2引脚连接以及让移位寄存器的最低位
11、端输出端12引脚和最高为输入端7引脚连接，形成环形计数器。从而实现了四种花型的循环输出。表2-4 74194双向移位寄存器控制端的逻辑功表第四节 花样循环明细表表2-5 花型循环表总 结本课程设计运用了74系列中规模逻辑芯片74F194，74HC06，74F161,74LS74及发光二极管，电阻，电容等器件，是我进一步加深了对这些元件的理解和认识，以及它们的应用方法和注意事项，为以后分析这些元件的工作特性打好了基础，同时也巩固和加深了对数电知识的理解。此次课程设计我学会了不同的元件来组成电路实现相同的功能，从中比较分析而确定最优的设计组合。在课程设计过程中我练习了protel软件绘制电路图，更加熟悉了该软件。通过课程设计，我学会了充分利用网络资源进行自主学习研究，对常见的集成电路器件的功能和引脚的接法有了进一步的了解和认识。这让我明白了阅读查找文献的重要行，平时对积累知识，真正到了用的时候，做题才会得心应手。当然在这一星期里，学会的最重要的是和同学互相协助共同进步。在实习过程中常遇到一些自己不明白的问题，通过和同学的交流和向其他人请教来解决。另外，再和别人交流的同时我们也可以获得不同的想法，不断的完善自己的设计。 参 考 文 献附录A:元件表附录 B：时钟方案二原理图
