1、30. 不仅考虑两个 本位数相加，而且还考虑来 自低位进位 相加的运算电路，称为全加器。31.一个4选1的数据选择器，应具有 _2_个地址输入端_1_个数据输出端。32. 8-3线编码器有8个输入端，有3个输出端，某一时刻只能有 1 个输入端为有效电平。33. 74LS138是3线一8线译码器，译码为输出低电平有效，若输入为 A2A1A 0=110时，输出 YTYY5Y4YY2Y1Y0 应为 10111111。34.欲使译码器74LS138完成数据分配的功能， 其使能端STa接输入数据D,而STB应接0 , STC应接0 。35.译码器，输入的是 _二进制码_输出的是_二进制码对应的信息 _。
2、36试列举三种常用的组合电路： 编码器、 译码器 、 数据选择器。37.一个4选1的数据选择器，应具有 _两_个地址输入端,_四_个数据输入端。38.能够将1个输入数据，根据需要传送到 n个输出端的任何一个输出端的电路叫 _分配器_。39.共阴LED数码管应与输出 高电平有效的译码器匹配，而共阳 LED数码管应与输出 低 电平有效的译码器匹配。40.通常将具有两种不同稳定状态，且能在外信号作用下在两种状态间转换的电路称为 双稳态 触发器41.对于基本RS触发器，当Q=1 Q=0时称触发器处于 丄状态；当Q=0 Q=1时称触发器处于 X状态。42.JK触发器的特征方程 。43.D触发器的特征方程
3、 。44 .对于T触发器，当T= 0时，触发器处于保持状态。45.时序逻辑电路按照其触发器是否有统一的时钟控制分为 同步时序电路和 异步时序电路。46数字电路按照是否有记忆功能通常可分为两类： 组合逻辑电路、时序逻辑电路。47.时序逻辑电路的输出不仅和输入信号有关，而且还与电路原态有关。48.移位寄存器不但可实现数据的寄存，而且还能对数据进行 串行移位。49.计数器按计数增减趋势分，有 递增、递减和双向计数器。50.计数器按触发器的翻转时序分，有 同步和异步计数器。51.一个五进制计数器也是一个 5分频器52.半导体存储器主要分成两大类： ROMI RAM53.存储器的容量用 字数和位数乘积表
4、示。54.只读存储器是用来存放固定不变的 二 进制数码，在正常工作时，只能 读存储代码，而不能 写存储代码。当失去电源后，其信息代码不会 丢失。55.随机存取存储器中的信息代码随时可按指定地址进行 读或写，但失去电源后，所存储的代码将会全部丢失。56.一个10位地址码、8位输出的ROM其存储容量为 8K （或 丈）位。57.已知Intel2114 是1K* 4位的RAM集成电路芯片，它有地址线 10 条，数据线4 条。58.555定时器的最基本的应用有构成单稳态触发器、构成施密特触发器和构成多谐振荡器三种电路。59. 施密特触发器有 2个稳定状态，多谐振荡器有0个稳定状态。60. 单稳态触发器
5、常用的用途有： 延时、定时。61.数/模转换器是将 数字 信号转化成 模拟信号输出。62.R 2R倒T形电阻网络的D/A转换器，其电阻网络中各节点对地的等效电阻为63.A/D转换器对模拟信号进行处理的四个过程为 采样、保持、量化和编码。64. 模/数转换器（ADC两个最重要的指标是转换精度和 转换速度。65.32分频器一个五位二进制加计数器也是一个 二、单项选择题1. 一个有四个班级委员，如果开班委会,（A ）逻辑与 B 、或 C、非必须这四个班委委员全部同意才能召开，其逻辑关系属于2对100个信息进行二进制编码，则至少需要 （A、8位 B 、7位、9位3.是 8421BCD码的是（ B ）A
6、、1010、0101、1100、11014. （D8） 16 的 8421BCD码之值为（A、 001000010110 B）、208、216、110110005.下列四个数中，最大的数是（A、（AF） 166.下列各组数中，可能是、（001010000010） 8421BCD8进制的是（ A ）、（10100000） 2 D 、（198） 10A、 27452、63957、47EF8、374817.正逻辑是指（高电平用A ）1表示，低电平用0表示0表示，低电平用1表示高电平、低电平均用 1表示或用0表示将TTL与非门作非门使用，则多余输入端应做如何处理。A、全部接高电平 B 、部分接高电平，
7、部分接地、部分接地，部分悬空C、全部接地9. 一只四输入端或非门，使其输出为 1的输入变量取值组合有几种。A、1510.采用0Q1（集电极开路门）主要解决了（A、TTL与非门不能相“与”的问题B ）B、TTL与非门不能“线与”的问题C、TTL与非门不能相“或”的问题11.二输入端的或非门，其输入端为 A B,输出端为Y,则其表达式Y= （ C ）。A、AB、ABA+B12.比较两个一位二进制数 A和B,当A=B时输出F=1,则F的表达式是（D ）。A F=ABB、 F AB、F=AB、F=AO B13.下列关于异或运算的式子中，不正确的是（ B ）A A A=0 B 、A A 1 C 、A 0
8、=A D 、A 1= A14.下列门电路属于双极型的是（ A ）A、OC门 B 、PMOS C 、NMOS D 、CMOS15.和逻辑式A ABC相等的是（C ）。A、ABC B 、1+BC C 、A D 、A BC16.若逻辑表达式 F A B，则下列表达式中与 F相同的是（A ）。A、FAB B 、F AB C 、F A B17. 若一个逻辑函数由三个变量组成，则最小项的个数共有（ C ）。A 、3 B 、4 C 、818.已知逻辑函数F AB BC ,则它的“与非一与非”表达式为（ B ）。A 、 AB BCB、AB BCc 、Ab Be19.已知函数F=A+B则它的反函数表达式为（C
9、）。A、A B、A B C20.在一个四变量逻辑函数中，为最小项的是（A、AACDB 、ABC C、A BCD D 、 AB CD21.逻辑函数F（A,B,C） = AB+B C+AC的最小项标准式为（ D ）。A、F（A,B,C）=刀m（0,2,4） B 、F（A,B,C）=刀m（1,5,6,7）C、F（A,B,C）=刀m （0,2,3,4） D 、F（A,B,C）=刀m（3,4,6,7）AD的反函数之最简或与式是22.函数 F ABCA、AB AC ADC、A BC ADB 、（A B C）（AD）、（A B C）（A23.函数 F=AB+BC使F=1的输入 ABC组合为（D ） CA A
10、BC=000 B、ABC=010ABC=101 D 、ABC=11024.组合逻辑电路的输出取决于A 、当时的输入信号A ）。、原来的输出信号、当时的输入信号和原来的输出信号25.组合逻辑电路的分析是指（A、已知逻辑图，求解逻辑表达式的过程C、已知逻辑图，求解逻辑功能的过程、已知真值表，求解逻辑功能的过程26.组合逻辑电路的设计是指（ AA、已知逻辑要求，求解逻辑表达式并画逻辑图的过程B 、已知逻辑要求，列真值表的过程27.可做数据分配器使用的电路是（ B ）A、编码器 B 、译码器 C、数据选择器28.全加器是指（C ）。A 、两个同位的二进制数相加B 、不带进位的两个同位的二进制数相加C、
11、两个同位的二进制数及来自低位的进位三者相加29.四选一选择器的输出表达式 F D（A1A） D1（A1A。） 。2（人1人0） 。3（人1人0）。若用该数据选择器实现F A1，贝U DODD的取值为（A ）。、D）=D3=0 D 1=D=1A 、Cb=D=1 D 2=D?=0、D）=D=D=D?=130. 组合电路（C ）。A 、不会出现竞争冒险 B 、一定出现竞争冒险 C 、在输入信号状态改变时可能出现竞争冒险31. 欲对全班43个学生以二进制代码编码表示，最少需要二进制码的位数是（ B ）。A、5 B 、6 C 、8 D 、4332.设某函数的表达式 F=A+B,若用四选一数据选择器来设计
12、，则数据端 DDDB的状态是（A ）。（设A为高位）A 0111、1000、101034.下列电路中，不属于组合逻辑电路的是（C ）C、寄存器 DA、译码器B 、全加器35.由与非门构成的基本RS锁存器，当R0,S1时，则有（ B ）。A 、Q=1 B、Q=0、Q 036.由或非门构成的基本R=1,S=0 时，则有（ A ）。A 、Q=0 B、Q=137.D触发器的特性方程是（A ）。A、Q DnB 、Q1DQnC 、D Qn、编码器）。C 、数据选择器33.欲实现一个三变量组合逻辑函数，应选用的电路芯片是（ A 、编码器 B 、数据比较器38.JK触发器的特性方程是（n 1 nA、QKQn
13、JQn39.正边沿D触发器，在时钟脉冲 的状态为（B ）。n 1 n n、Q J Q KQCP正边沿后D变为CP正边沿到来前D=1，而1 JQn KQn0,则CP正边沿后触发器A、Q=040.欲使边沿D触发器变成A D=T e QnT触发器，则只要使（C）。、D=TQn、D=Te Qn、D=T Qn41. 一个T触发器，在A、保持原态T=1时，加上有效时钟脉冲,B 、置 0 C、置0则触发器（、置1D ）。D、翻转42.构成时序逻辑电路的单元电路是（A、门电路 B 、触发器、门电路和触发器43.同步时序电路和异步时序电路比较，其差异在于后者A、没有触发器（B、没有统一的时钟脉冲控制C、没有稳定
14、状态、输出只与内部状态有关44.通常寄存器应具有的功能为（A、存数和取数、清零和置数、AB两者皆有45.通常集成计数器芯片具有的功能为（ B ）。A、存数和取数 B 、清零、置数、累计CP的个数 C 、两者皆有46.在移位寄存器中采用并行输出比串行输出（A、快 B、慢样快、不确定47.用触发器设计一个24进制的计数器，至少需要 （D ）个触发器。A、3 48.无稳态电路是（、移位寄存器、多谐振荡器25个时钟脉冲后，此计数器的状态为 （C ）A、 1100、100150.想将一组并行输入的数据转换成串行输出，可选用的电路为A、移位寄存器 B 、计数器A ）、数据比较器51.个5位地址码、8位输出
15、的ROM其存储单元的个数（D ）A 48、64、40、25652.信息可随时写入或读出，断电后信息立即全部消失的存储器是B ）。A 、ROM、RAM、PROMEPROM53.只能读出不能写入，但信息永久保存的存储器是、EPROMEEPROM54.有6条地址线和8条数据线的存储器的存储容量是（、68x 16A、2 X 8、6X 8、6 X 2855. 555定时器的输出状态有A 、高祖状态（B ）。、0和1状态、二者皆有56.多谐振荡电路能产生（A、单一频率的正弦波、矩形波、两者皆有57. 555定时器构成的多谐振荡电路输出波形的占空比的大小取决于（A、充放电电阻R1和R B 、定时电容C、前两
16、者58. 555定时器构成的多谐振荡电路的输出脉冲频率 f的适用范围-6 -2、10 10A、0.1 300kHzHz般是（A ）。6 9、10 10 Hz59.石英晶体构成的多谐振荡电路的振荡频率A 、石英晶体固有振荡频率f取决于（ 耦合电容C 、两者共同60 .能起定时作用的电路是（A、施密特触发器B ）、单稳态触发器D 、译码器61.DAC的转换精度决定于（A、分辨率 B62.n位DAC勺分辨率可表示为2n 1A、转换误差、2* 1、分辨率和转换误差63.某8位D/A转换器当输入全为1时，输出电压为、2n5.1V ,当输入 D=（ 00000010） 2时，输出电压为（B ）A 0.02
17、V、0.04V、0.08V、0.68VA、单稳触发器C、计数器49 .一个4位的二进制加计数器，由 0000状态开始，经过三、判断题（X ） 1.普通TTL与非门的输出端允许直接相连，实现线与。（X ） 2.图示所示电路的输出 F 0F（x ） 3.逻辑变量的取值，1比0大。（X ） 4.三态门的三种状态分别为：高电平、低电平、不高不低的电压。（x ）5.图示所示电路的输出 f AB（X ） 6.若两个函数具有不同的逻辑函数式，则两个逻辑函数必然不相等。（A+B），得A=B也是成立的。（X ） 7.因为逻辑式 A+（A+B）=B+（A+B）是成立的，所以等式两边同时减去（V ） 8.图示所示电
18、路的输出 F A BVccA 一1 一 F B 旷（X ） 9.因为逻辑式 A+AB=A所以B=1;又因A+AB=A若两边同时减去 A则得AB=0b（ V ） 10.BCD码是用四位二进制码来表示每一位十进制数的二 -十进制码。（V ） 11.时序逻辑电路的输出状态与前一刻电路的输出状态有关， 还与电路当前的输入变量组合有关。（X ） 12.同步时序逻辑电路中的无效状态是由于状态表没有达到最简所造成的。（V ） 13.利用反馈归零法获得 N进制计数器时，若为异步置零方式，则清零的状态只是短暂的过渡状 态，不能稳定而是立刻变为 0状态。（V ） 14.RAM掉电后数据易丢失，而 ROM掉电后仍能
19、保持数据。（ V ） 15.D/A转换器的位数越多，能够分辨的最小输出电压变化量就越小。四、化简1、 用代数法化简下列各式。1） F A ABCD ABC BC BC =A+C2） 匕 ABCD ABD BCD ABC BD BC = B3） Y1 A B C A B CB C=12、 用卡诺图法化简下列各式。1）Y（A,B,C,D）= 刀 m（0,2,4,5,6,8,9）+ 刀d（10,11,12,13,14,15）2）Y ABC ABC ABC BCD3） Y A,B,C,D m0,2,5,8,9五、分析设计题1.分析下图所示电路的逻辑功能。全加器CD2.请根据题图和题表,完成以下要求:F
20、3F7AA B C DVcc 占RFi F2H Q v-IjLw V 1） 按表1栏的要求,图中完善F1F5的逻辑符号，并按图中的逻辑符号将 F6F7的名称填入表1栏 中相应位置；2） 在表2栏中填入各输出端的逻辑表达式；3） 若ABCD = 1001，将各输出值填入表 3栏中。F1F2F4F5F6与非门或非门异或门同或门与或非门23解:F1 F2 F3 F4 F5 I F6 r1! R F7OC或 OD二态门F1 ACF2 B DF3 A CF4 Be DFs AD BCF6 AD ACA=0时F7=高阻态A=1 时 f7 AD3.用四选一数据选择器 74LS153设计一个3变量的多数表决电
21、路。1/2 74LS153D3 D2 DiDo Ai Ao STTTTITTY1 C A BY4.用集成二进制译码器Y ABC ABCABC ABC ABC ABC AB74LS153 的表达式：L A A）D0 A1A0D1 AA）D2 AA）D3将A=A Ao=B,比较式得:D0=0, D3=1, Di=D=CD3 D2 D1D0 A1 A0 STL 1A E74LS138和与非门构成全加器。Yo Y1 Y2 Y3 Y4 Y5 Y6 Y7I 74LS138Ao A1 A2 STb STc STaiiI YtiC i-1 =ASiCiiG1A=A B i=AS=m+m+m+n7C=m3+m5+m+m5.已知负边沿JK触发器，J、K、CP波形如图所示1） 画出其触发器逻辑符号。2） 写出其触发器的特征方程。3） 填全下面触发器的功能真值表。输入现态次态J KQQ+1功能说明0 0保持0 1置01 0置11 1翻转4）根据CP J、K波形，画出Q波形。（Q的初始状态为0）CP I I IIIIIIIIII6.四位二进制加计数器CT161（74LS161）的功能表和引脚简图如图所示；请用反馈清零法设计 一个按自然二进制计数规律计数的九进制加法计数器，绘出电路及状态转换图CPPT6 6 D DqQ3 Qa Qi QoX乂X X X Xc 0 0 0A B CD
