1、十二小时电子钟课设报告 课程设计说明书课程设计名称： 数字逻辑 课程设计题目： 十二小时电子钟 学 院 名 称： 信息工程学院 专业： 电子信息工程 班级： 130414 学号： * 姓名：何贵涵 评分： 教师： 邓洪峰、陶秋香 20 15 年 9 月 14 日 数字逻辑 课程设计任务书20 15 20 16 学年 第 一 学期第 1 周 4 周 题目十二小时电子钟内容及要求1.基本要求：利用基本数字电路制作小时电子钟，要求显示时分秒；并能实现校时校分功能。2.提高要求：1）针对影响电子钟走时精度的因素提出改进方案 2）增加日期显示 3）实现倒计时功能 4)实现整点报时（非语音报时）5）定时功
2、能。3.进度安排1.根据任务要求，查阅相关资料，完成设计的前期工作；（两天）2.根据资料，进行方案设计并对比论证，完成参数计算；（三天）3.库房领取元器件，制作电路板，连接电路，完成电路调试；（二十五天）4.检查完毕后，撰写实验报告。5.学生姓名：陈家智 何贵涵指导时间：第14周指导地点：E楼311室任务下达2015年 9月7 日任务完成2015 年 10月 2 日考核方式1.评阅 2.答辩 3.实际操作 4.其它指导教师邓洪峰、陶秋香系（部）主任贾杰注：1、此表一组一表二份，课程设计小组组长一份；任课教师授课时自带一份备查。2、课程设计结束后与“课程设计小结”、“学生成绩单”一并交院教务存档
3、。 摘要 这个设计主要以数字电路的基础理论、低频电子线路为指导，采用中、小规模的集成器LM555、CD4060、74LS161和LS248设计而成。该电路采用模块设计、分模块安装调试等方法设计而成，所选用的器件主要是中小规模的集成芯片，本产品由于采用多片74LS系列的集成芯片组成，生产成本低等原因使这个产品设计既容易实现，又不会浪费太多成本。 产品由石英晶体振荡器产生频率可以调节的时钟脉冲信号，经十五分频得到秒信号秒冲作为数字钟计数器的时钟信号，当到达整点前一秒时，电路通过一个蜂鸣器准时报时。这个电路还可以通过手动，即过拨动开关来选择是否进行实践校准。 关键词：电子钟、分频、计数、驱动 前言.
4、6第1章 电路初步设计.61.1 设计内容以及要求.61.2 系统框图.61.3设计方案.71.4 设计过程.8第2章 电路详参设计.82.1 晶体振荡器电路.82.2 分频器电路.92.3 时间计数器电路.102.4 译码驱动电路.122.5 数码管.132.6 整点报时电路及倒计时功能.16第3章 测试及调试.18 3.1 晶体振荡器电路的测试和调试.183.2 分频器电路的测试和调试.183.3 时间计数器电路的测试和调试.193.4 译码驱动电路的测试和调试.193.5 整点报时电路的测试和调试.19结 论.19参考文献.20附 录.20附录 I 总电路图.21附录II 电路图PCB.
5、22附录III 实物图.25附录 IV 元器清单.26 前言 基于十二小时电子钟在日常生活中的应用，能够了解生活中一些电子产品的工作原理以及其制作过程，以便能更好的了解生活。本实验采用的是十分简易的方法：使用中、小规模的集成电子器件制作而成。第1章 总电路的初步设计1.1 设计内容以及要求 1.1.1 设计要求 1.基本要求：利用基本数字电路制作小时电子钟，要求显示时分秒；并能实现校时校分功能。 2.提高要求：计时过程具有报时功能以及倒计时功能，当时间到达整点进行蜂鸣器报时； 1.1.2 主要参考元器件 LM555、CD4060、74LS161、74LS248、74LS741.2 系统框图 图
6、1.1所示为十二小时电子钟的原理框图，该电路由晶振分频电路、74LS161芯片构成的计数单元、74LS248驱动电路、手动校时电路等主体模块构成。 1.3 设计方案 根据设计要求可知，设计电路的核心部分是74LS161构成的计数器，设计围绕着怎样使计数器正常工作，由于数字电子钟实验要求精度高，因此想到的是利用石英晶体振荡器产生频率稳定信号，再经分频，得到所需的秒信号作为74LS161的CP脉冲信号。其次，电路产生的时钟秒信号也会有误差，我们要考虑的是，如何实现手动校时。经过考虑，我们选择通过双掷开关来实现CP信号的送入是手动还是自动，若开关打向手动这边，则人为送入单次脉冲到CP，若开关打向自动
7、这边，则电路产生的秒信号送入CP；然后，我们考虑的是如何产生上面提到的单次脉冲，我们采用的是用RS锁存器来实现稳定的输出脉冲；最后，当电路将要到达整点时，通过对74LS161的输出端进行处理，通过蜂鸣器进行整点报时。1.4 设计过程 在接到课题之后，首先按照设计的课题要求查找资料，获取设计中可能应用到的知识和数据信息。根据所查资料，进行数据的估算，画出了符合实验要求的基本原理图，对原理图各个部分电路进行仿真，并修改产生的错误，证实各部分电路的可行性；最后对整个电路进行仿真和调试，证实所设计的基本原理图的可行性。第2章 电路设计2.1 石英晶体振荡器电路晶体振荡器是构成数字式时钟的核心，它保证了
8、时钟的走时准确及稳定。图2.2-1所示电路通过非门构成的输出为方波的数字式晶体振荡电路，这个电路中，CMOS非门U1与晶体、电容和电阻构成晶体振荡器电路，并实现整形功能，将振荡器输出近似于正弦波的波形转换为较理想的方波。输出反馈电阻P1位非门提供偏置，使电路工作于放大区域，即非门的功能近似于一个高增益的反相放大器。电容C1、C2与晶体构成一个谐振型网络，完成对振荡器频率的控制功能，同时提供了一个180度相移，从而和非门构成一个正反馈网络，实现了振荡器的功能。由于晶体具有较高的频率稳定性及准确性，从而保证了输出频率的稳定和准确。晶体XTAL的频率选为32768HZ。该元件专为数字钟电路而设计，其
9、频率较低，有利于减少分频器级数。从有关手册中，可查得C1、C2均为30pF。当要求频率准确度和稳定度更高是，还可接入校正电容并采取温度补偿措施。由于CMOS电路的输入阻抗极高，因此反馈电阻R1可选为22M欧姆。较高的反馈电阻有利于提高振荡频率的稳定性。图2.1 石英晶体振荡器 图2.2 CD4060内部结构图2.2 分频器电路 通常，数字钟的晶体振荡器输出频率较高，为了得到1HZ的秒信号输入，需要对振荡器的输出信号进行分频。 通常实现分频器的电路是计数器电路，一般采用多级2进制计数器来实现。例如，将32768HZ的振荡信号分频为1HZ的分频倍数为32768，即实现分频功能的计数器相当于15级2
10、进制计数器。 本实验中采用CD4060来构成分频电路。CD4060在数字集成电路中可实现的分频次数最高，而且CD4060还包含振荡电路所需的非门，使用更为方便。 CD4060计数为14级2进制计数器，可以将32768HZ的信号分频为2HZ，其内部框图如图2.2-2所示，从图中可以看出，CD4060的时钟输入端的两个串接的非门，因此可以直接实现振荡和分频功能。在CD4060的输出端再接一个74LS74，可再进行二分频，从而得到1s的信号。以下为CD4060、电阻及晶振连接成一个晶振分频电路，CD4060的输出端3脚得到的是2HZ的脉冲信号。图2.3 晶振分频电路2.3 时间计数单元 时间计数单元
11、有时计数、分计数和秒计数等几个部分。时计数单元一般为12进制计时器，其输出为两位8421BCD码形式；分计数单元和秒计数单元为60进制计数器，其输出也为8421BCD码，我们采用16进制计数器74LS161来实现时间计数单元的功能。 74LS161管脚图与真值表如下所示 秒个位计数单元为10进制计数器，需将74LS161的QD与QA接入与非门的输入脚，与非门的输出脚接74LS161的清零端CR。 秒十位计数单元为6进制计数器，需要进制转换。需将QB与QC接入与非门的输入脚，与非，门的输出脚接74LS161的清零端CR。 将秒个位的CR接入秒十位的CP脚，这样，当秒个位计数单元完成一个计数循环时
12、，CR变为低电平脉冲，使秒十位计一个数。 分个位和分十位计数单元电路结构分别与秒个位和秒十位计数单元完全相同，时个位计数单元电路结构仍与秒或个位计数单元相同，但是要求，整个时计数单元应为12进制计数器，不是10的整数倍，因此需将个位和十位计数单元合并为一个整体才能进行12进制转换。 图2.5 由74LS161构成的六十进制计数器 图2.6 由74LS161构成的12进制计数器2.4 译码驱动电路电路分析：计数器实现了对时间的累计以8421BCD码形式输出，选用显示译码电路将计数器的输出数码转换为数码显示器件所需的输出逻辑和一定的电流，选用74LS248作为显示译码电路，选用LED数码管作为显示
13、单元电路。一个74LS248与一个LED数码管连接起来成一个驱动电路如下，数码管可以从0到计数器计数范围变化。 2.5 手动校时电路 当重新接通电源或走时出现误差时都需要对时间进行校正。通常，校正时间的方法是：首先截断正常的计数通路，然后再进行人工出触发器计数或将频率较高的方波信号加到需要校正的计数单元的输入端，校正好后，再转入正常计时状态即可。根据要求，数字钟应具有时、分、秒校正功能，因此，应截断秒个位，分个位和时个位的直接计数通路，并采用正常计数信号与校正信号可以随时切换的电路接入其中。图2.8所示即为带有基本RS触发器的校时电路。当开关打在图示中的位置时，其右边的两个与非门的上一个输出为
14、高电平，下一个输出为低电平，则电路的最终输出的信号为正常输入信号。当要实现时间校准时，应将开关打向另一面，即其右边的两个与非门上一个输出高电平，下一个输出低电平，则电路的最终输出端输出的信号为手动输出信号。图2.9所示为分单元与时单元合起来的校时电路。 在上面两图中，正常信号指的是晶振经分频后产生的秒信号及计数器产生的清零脉冲，校正信号指的是通过手动按键，产生所需的脉冲。然后将该校正信号加到上两图中所示的校正信号输入端口，即完成了一个完整的校时电路，单次脉冲产生电路如下。 图2.10 单次脉冲产生电路2.6 整点报时电路 在时间出现整点前一数秒内，数字钟会自动报时，以示提醒。若要求简单，可选为
15、电路在59分在进位时的CLK在接出到一个整点报时电路。该电路图如下。倒计时功能：我们由于时间及现实的原因只是做了秒的个位倒计时，利用的是直接在74LS161接上一些门达到倒计时功能具体如下： A3 A2 A1 A0 Z3 Z2 Z1 Z00 0 0 0 0 9 1 0 0 1 1 0 0 0 1 8 1 0 0 0 2 0 0 1 0 7 0 1 1 13 0 0 1 1 6 0 1 1 04 0 1 0 0 5 0 1 0 15 0 1 0 1 4 0 1 0 06 0 1 1 0 3 0 0 1 17 0 1 1 1 2 0 0 1 08 1 0 0 0 1 0 0 0 19 1 0 0
16、1 0 0 0 0 0由上面可得：Z0=-A0，Z1=A1，Z2=A1A2，Z3=-A1-A2-A3 由于考虑到有竞争冒险，所以在74LS266D后面加了一个非门。图如下： 第3章3.1 分频晶振电路的测试与调式电路图如图2.3所示，电路图如图2.3所示，因为一开始不知道库房储件情况，导致开始进行实物连接时没有合适的石英晶体，去电子市场太匆忙也没找到合适的石英晶体，最后临时改成了555秒脉（T=(R1+2R2)Cln2=0.9773s)冲进行实物连接.3.2 时间计数单元电路的测试与调试 电路图如图2.5-2.6所示，接通5V电源，秒计数单元，分计数单元的计数周期与设计好的进制一致，分别是60
17、进制，60进制12进制，符合设计要求。 3.3 译码驱动及显示的测试与调试 电路模块如图2.7所示，由于数码管数字显示及计数器周期均正常，说明74LS248与数码管的连接均正常，符合设计要求。3.4 手动校时电路的测试与调试 由于没有领到74LS85所以手动校时电路暂时没有制作出来3.5 整点报时电路的测试与调试 当电路正常计数以后，时钟走到59分时，蜂鸣器发出警报，时间为1S，然后停息，与实验设计预想的一致，符合设计要求。结论 接到的这个课题虽然电路图看起来很繁琐，但各个模块功能很清晰，通过对各个功能模块的仔细分析和推敲，对计数器功能有了比较清楚的掌握了。在本次实验过程开始后我们组在对各模块
18、进行原理分析后很快进行分工，把秒信号、基本要求（秒分时）和日期显示交由一个人负责，其余提高要求另外一个人做，一起进行综合仿真调试和实物制作。我负责基本要求（秒分时）和日期显示，首先做秒信号，在最一开始做秒信号时，用的是石英晶体震荡电路加分频电路，发现Multisim不能仿真晶振秒信号，在仿真中我们用的是函数发生器代替秒信号（这样也利于更便捷的调节频率），基本要求利用的是74ls160（考虑到160相对较灵活所以采用了160）和74ls161的多层级联，用160输出端和161清零端做进位达到层层进位的效果，日期做的相对简陋，只能实现24小时、30天和12个月后进位。因为一开始在仿真中我们用的可以直接接计数器的数码管,后来得知这样的数码管很难找到，改用计数器加译码器（74ls08）最后接数码管。PCB制作和调试暴露了我们很多问题。比如VCC和GND应该走板子的两边，制作板子时要注意正反对应的方法，防止过度偏移。总之，这次的课程设计的制作和调试过程给了很多经验教训，希望下一次可以未雨绸缪，尽量避免错误，更好更快的完成任务。 附录附录 I 总电路图附录 II 电路图PCB电子钟基本要求定时晶振校时整点报时 附录 III 实物图 附录 IV 元器清单
