1、海思半导体芯片产品开发流程 HI-IPD V1.0,海思运作及质量管理部2005年10月14日,综述,IPD的核心思想强调以市场需求作为产品开发的驱动力，将产品开发作为一项投资来管理。IPD的核心价值通过了解与分析客户需求，优化投资组合，保证产品投资的有效性选择正确的市场，开发正确的产品；应用结构化流程，采用规范化的项目管理和管道管理方法，保证产品开发过程的顺利进行准确、规范地交付产品；强调异步开发与共用基础模块（CBB），缩短开发周期降低开发与维护成本，提高产品质量；关注跨功能的重量级团队运作，并辅以有效的绩效考评体系（Metrics）来激励与管理团队高效的团队管理。,变革的核心是流程重整与
2、业务重整，而IPD将他们有机地结合了起来,目录,HI-IPD V1.0 要点详解HI-IPD V1.0流程与活动问题与回顾,芯片加工过程,设计阶段,加工阶段,规格,Wafer厂家,修改BUG,寄存器信息（芯片型号）,芯片设计,版图,设计数据,5,Die厂家,封装厂家,测试厂家,测试阶段,工艺,4,3,2,打线图、芯片尺寸、管脚位置、基板等,6,测试向量,修改寄存器信息必须修改设计,1,7,更换Wafer厂家必须修改设计,海思产品开发模式,用户整体解决方案SPDT,芯片组开发PDT,应用硬件系统开发,开发系统开发（平台、工具）,用户资料包开发,解决方案测试,系统架构设计与系统工程,应用软件包开发
3、,逻辑与模拟开发,测试/验证单板开发,工艺与后端设计,芯片资料开发,芯片验证与测试,芯片架构设计与系统工程,驱动/测试软件开发,现场应用支持,芯片测试团队,模拟开发团队,工艺技术团队,SOC开发团队,IP开发团队,后端设计团队,资料开发团队,专业技术团队,PDT核心团队必要的外围组,SPDT核心组必要的外围组,硬件开发团队,软件开发团队,数字开发团队,预研团队,合作团队,质量团队,SI团队,HI-IPD的定位,HI-IPD解决的三个主要问题：海思芯片产品E2E开发流程的有无问题，统一活动与角色；解决各功能部门与芯片产品项目的业务/计划融合；指导PDT重量级团队建设和核心代表资源池的建设。HI-
4、IPD的设计思想IPD本身是一种管理思想与理念，HI-IPD流程在理念、框架、术语、交付件等方面与HW-IPD一致，不存在本质区别。HW-IPD更关注华为技术所有产品领域的流程共性特质，更多的体现开发理念和思想，而HI-IPD可以看成HW-IPD的支撑流程或客户化流程，聚焦芯片产品并覆盖芯片产品的解决方案，更具可操作性。HI-IPD与HW-IPD ASIC的主要区别在于产品开发流程具体活动和角色的不同。HI-IPD的应用范围HW-IPD ASIC开发流程属于华为技术平台流程体系，用于华为产品的技术开发项目。HI-IPD是海思半导体公司独立的芯片产品开发流程，用于海思所有芯片产品的开发；HI-I
5、PD以外销芯片、COT模式设计，且以产品包的芯片为主交付，兼顾解决方案的流程配合。海思的FPGA、ASIC项目的执行流程，依赖于HI-IPD芯片产品开发流程作相应的裁剪;海思技术开发项目的流程，参考HI-IPD流程及其华为HWTDT 流程。,HI-IPD流程V1.0交付：Pocket Card（海思芯片产品开发流程概念）、各阶段的VISIO PROGRESS（1级流程指导PDT核心团队对业务的管理）、各功能角色的VISIO PROGRESS（2级流程指导PDT功能代表对本功能外围组的业务管理）、部分专业技术开发流程（3级流程指导专业技术开发团队）流程角色和职责定义、流程活动描述、关键交付件模板
6、。,各级流程支持关系,SPDT/PDTHI-IPD 1级E2E流程,SPDT/PDTHI-IPD 2级功能代表E2E流程,1、HI-IPD1级流程由海思与IPD-BPE负责开发，IPD-BPE发布管理。2、HI-IPD2、3级流程由海思开发，海思管理。3、设计规范、技术类的CHECKLIST、设计指导书由相应的技术团队拟制，总体技术部或二级部门批准实施。,IP开发流程、规范、CHECKLIST、指导书,后端设计流程、设计规范、CHECKLIST、设计指导书,SOC开发流程、设计规范、CHECKLIST、设计指导书,逻辑、模拟电路开发流程、设计规范、CHECKLIST、设计指导书,硬件单板开发流
7、程、设计规范、CHECKLIST、设计指导书,软件开发流程、设计规范、CHECKLIST、设计指导书,测试流程、测试规范、CHECKLIST、测试指导书,DESIGN IN 支撑流程,整体构成POCKETCARD概念,3级流程,HI-IPD流程角色(1),HI-IPD流程角色(2),HI-IPD V1.0流程角色及其业务支持关系,芯片IPMT,PDT1,PDT2,PDT3,LPDT,SE,FPDT,PE,S&SPDT,.,TDT1,MKTPDT,QAPDT,CMO,OPPDT,RDPDT,DDE,AEE,DVE,BE,SWE,HWE,TD,PTE,IPR,COE,PDE,EDA,FAE,UCD
8、,SALES,MTE,PAE,SI,TDE,QRE,PRO,P&L,ARE,海思芯片产品包,产品包：指为完成一项主要产品的开发，而必须在开发过程中或最终的交付总和。海思产品包：对消费类芯片而言，产品包是以芯片为主的解决方案交付。1、主交付：芯片2、支持验证与测试过程交付：为验证芯片部分或全部功能、特性而设计的过程软件（驱动软件等）、硬件（逻辑验证板、评估板、演示板等），测试向量、测试用例；3、支持芯片销售与应用的解决方案（辅助交付）：为推销芯片产品的应用、支持客户DESIGN IN，提供给客户的参考设计，而必须开发的驱动软件、应用软件、DEMO与评估单板、开发工具等；4、文档与资料：配套的资料
9、/指导书、开发文档、宣传材料、生产文件等。5、产品附属的交付：CBB、IP、专利等,芯片,应用软件,驱动软件,测试与验证软件,DEMO与评估单板,测试与验证单板,应用工具,配套资料,开发与生产文档,宣传材料,CBB/IP/专利,HI-IPD中的关键控制点,Charter,LC Mgmt Phase,TR1确定的产品包需求是否满足客户需要,TR2产品设计规格是否满足设计需求,TR3产品包概要设计（方案）是否满足设计要求,TR4对协同验证结果进行评审，投片技术准备度评审（可以多次）。,TR5样片功能、性能测试结果是否满足设计要求,是否可以小批量试产（仅一次）。,TR6评审小批量芯片测试与客户试用结
10、果，是否可以批量生产（仅一次）。,ADCP,GA,PDCP,CDCP,GA后产品绩效管理,想做什么？策略是否可行？,怎么做？需要什么资源和计划？才能保证按时、按质交付产品包，是否值得投资？,作为风险控制点，投片策略、计划是否符合当前策路？,产品包是否可以批量交付，运作与交付条件是否具备？,Concept Phase,Plan Phase,Develop Phase,Qualify Phase,Launch Phase,85、95、100网表,投片临时DCP,EOM:终止销售EOP;终止生产EOS:终止服务,业务线,技术线,海思业务计划/产品路标/CHARTER,IPD输入,TR3与逻辑概要设计
11、,TR3对产品包的概要设计进行评审。海思的产品包以芯片为主，同时包括应用软件（驱动软件、参考设计、协议栈）和硬件（DEMO、评估板），因此具体到部件是指部件的规格，如芯片规格，硬件规格、软件规格。TR3即对由这些部件的规格组成的产品包概要进行评审，确保产品包的方案正确性。只有在TR3后，并通过PDCP决策，才能投入资源进行部件的概要（方案）设计，目的是减少资源投入风险，确保PDCP决策完全基于财务与市场策略进行（技术方面的可行性作为一项评估要素），合理分配资源。考虑芯片开发的特殊性（不可修复）与技术难度，一般逻辑概要设计可以在TR3前完成关键技术的验证（相应的验证工作也需配套），但必须在CDC
12、P前的业务计划中对该活动的投入规模与风险进行评估。对逻辑HLD是否应该在TR3前启动的评估依据（由PDT分析说明，IPMT决策）：一是完成逻辑HLD关键技术验证需要的人力投入多少和持续时间长短，二是费用是否过高。逻辑概要设计是否结束不作为TR3评审依据，该活动可以延续到开发阶段，但TR3要对逻辑技术风险进行评审，确保关键技术风险得到规避。,CHARTER,CDCP,TR3,TR5,PDCP,逻辑概要设计,在CDCP中要对是否提前逻辑概要设计进行评估,验证概要设计,TR4、TR5、ECO更改,TR4定义为投片前的技术准备评审，是关键质量控制点。TR4针对投片策略可以多次进行。对应MPW/PILO
13、T投片，一般情况下可以是部分功能验证投片，也可能是100功能投片，无论什么情况，每次投片前均需按照TR4的标准进行评审；TR5是小批量的技术准备度评审，必须达到100的设计功能和性能要求，即芯片的TR5只能一次，没有达到设计标准的需要重新投片，继续重复TR4。对ECO的更改，如果需要重新投片，应该按照MPW或PILOT操作，只有重新测试并合格后才能通过TR5评审；但对简单ECO（不更改GDSII，不更改研发版本号），可以作为TR5的遗留问题进行跟踪，通过TR5进入验证阶段。TR4、TR5必须达到最低质量与技术标准基线才能通过，否则必须返工，GO WITH RISK要严格控制。,TR4,TR5,
14、PDCP,投片,样片测试与验证,测试结果评审,更改设计，重复TR4评审，研发版本编号更改,简单ECO，可以通过TR5,投片临时决策评审,投片临时决策评审点（风险控制点）,为保证芯片投片的严肃性，降低风险，强化质量与业务控制，HI-IPD设立投片临时决策评审点。一般情况下，PDT应该在PDCP中明确是否需要投片临时决策评审，并对投片计划（需要多少次MPW、PILOT投片、每次投片的具体策略、计划与风险等）作出明确说明，以便IPMT作出准确的决策。无论PDT是否在PDCP中说明投片策略，建议在第一次TR4通过后并准备投片前，PDT需要向IPMT提请投片临时决策评审；如果PDT在PDCP中已经有明确
15、的计划，则投片临时DCP仅对投片技术准备度、生产准备度、风险进行评估，作出是否按计划投片的决策；如果PDT的投片策略与PDCP计划发生变化（投片次数、策略与计划的变更），则本次临时决策同时作为PCR，对变更的风险与费用和收益进行评审，对PCR的责任记入PDT（即项目周期、进度偏差的考核基线不刷新）。,TR4,TR5,PDCP,投片,样片测试与验证,测试结果评审,更改设计，重复TR4评审，研发版本编号更改,简单ECO，可以通过TR5,第一次投片前建议增加投片临时决策评审,测试/客户试用技术支持问题定位与解决,验证、测试活动及责任角色,TR4,TR5,TR3,产品包测试策略与计划,TR1,启动,P
16、TE,MTE,DVE,测试用例与工具开发,可测试性需求,生产测试性需求,生产测试策略与计划,生产测试用例与工具开发,AEE,验证概要设计,模拟电路设计与验证,驱动软件开发与单元测试,HWE,SWE,逻辑验证,验证单板开发与单元测试,样片测试,生产测试,芯片工程测试（环境、可靠性等）,协同/FPGA验证,TR6,产品包及芯片的外部环境测试,认证与标杆测试,小批量测试,协同/FPGA验证、样片测试、小批量测试（含客户试用）,完整的芯片产品测试，从开发到批量发货必须经如下测试过程：协同验证、样片测试、小批量测试（客户试用）。协同/FPGA验证（原型测试）：指投片前，利用各种仿真手段、FPGA、验证软
17、件、单板等对芯片进行的功能、性能验证，是对投片质量与技术实现的检验。样片的内部系统测试、标杆测试（初始产品测试）：指通过生产的样片（可以是MPW，也可以是PILOT），在海思内部的各种验证环境下的功能、性能测试，及必要的同类产品对比测试、环境适用性测试，确认是否达到小批量生产的质量和技术标准。小批量外部系统测试、标杆测试（Ramp up测试）：指小批量生产的芯片（只能是PILOT），在非海思环境下，按照我们的测试策略与用例进行的功能、性能测试，确保芯片产品的可用性；外部标杆测试指第三方组织的与竞争对手同类产品的对比测试，行业准入测试、国家或地区的认证测试、安全与环保测试等，是海思芯片产品获得必
18、要的市场准入测试。客户试用：指小批量生产的芯片完全由DESIGN IN客户或试用客户（含ESS客户），在客户应用环境下的市场验证行为，确保批量应用的技术和质量得到保证。如果小批量芯片与样片同属一个生产版本，且客户完全采用海思提供的DEMO方案、应用软件，则可以合并这个两个活动。,85、95、100%网表,在HI-IPD中，对研发阶段的几个关键点进行了定义：85、95、100%网表。是否达到85%、95%、100%状态，由后端工程师按照相应的检验标准和设计规范来确定，在流程同时作为关键进度标志点。由后端制定详细的交付标准和确认的具体条件。参考海思前端设计数据交付规范V1.0PDT的E2E计划中，
19、这几个点作为里程碑点进行监控。,资料开发,由于芯片销售的特殊模式，一旦TR3产品包（的概要设计完成后，PDT要根据芯片规格、解决方案规格开发初始的用户手册，作为产品概念发布的重要输入。在开发阶段TR4前，PDT要开发完成详细的用户手册资料包的设计与开发，包括芯片、DEMO、API、开发系统（工具、平台）等配套资料。并发布建议用户手册以支持样片测试与DESIGN IN；ADCP后将发布最终资料包版本，提供给用户使用。FAE在客户试用中，负责对资料的外部验证工作。,TR4,TR5,TR3,简要手册编写,TR1,启动,详细资料包设计、开发（芯片、DEMO、解决方案、API、开发系统）,资料内部验证与
20、优化,ADCP,资料开发,资料外部验证印刷、发运,支持产品概念发布的建议用户手册发布,支持样片发布的初始资料发布,资料需求与开发计划,支持量产发布的最终资料发布,市场发布,TR3后，产品包的概念已经确定，营销执行产品“概念发布”，通报产品技术信息与计划的样片、量产关键时间点。TR4/临时投片决策评审后，营销根据投片策略执行“样片发布”，支持DESIGN IN、客户试用和早期销售工作。ADCP后，营销执行“量产发布”，包括GA点时间发布，开始批量供货。,TR4/临时投片决策评审,TR5,TR3,产品概念发布,TR1,启动,样片发布,ADCP,市场发布,量产发布,客户试用、早期销售ESS,客户试用
21、：芯片产品通过内部严格的测试，并达到小批量交付标准后，需要提供给重要客户（DESIGN IN 客户、其他重要客户）进行试用，以验证芯片产品在用户的应用环境下，是否满足客户需求，并对存在的问题采取规避措施；早期销售：由于芯片质量还未达到批量生产标准（或者还未得到充分运行考验），不能批量销售，但考虑重要客户需求（前提是客户能够容忍芯片存在的部分缺陷）和产品上市策略，可以受控(销售对象受控、销售数量受控）销售部分产品，受控的目的是为了避免重大质量事故引起的投资风险，因此即使是小批量早期销售产品，仍然需要又周密的风险应对措施。早期销售产品可以同时作为客户试用（外部测试）环节，区别在于一个是销售行为，一
22、个是赠送行为，承担的责任不同。,GA,TR5,PDCP,启动,不允许销售,数量受控的早期销售,产品开发,批量销售,EOM,客户试用,Design in&Design win,Design in是一个完整的营销过程，指从PDCP后的“概念发布”起，一直持续到客户将海思芯片设计到相应产品中，并且直到该设计产品转产为止。Design in以MKTG牵头，并与研发、FAE、SALES协同工作，包括宣传、培训、现场指导、提供参考设计、共同参与设计等系列活动，即Design in是一个完整的支撑流程。Design in活动对任何一个客户均存在，它与海思产品开发的流程活动没有直接联系。周而复始，一直到海思产
23、品生命周期的EOM结束（即终止销售）。,GA,PDCP,启动,客户A design in过程,客户设计应用,Design inDesign win,客户产品转产,EOM,客户试用,客户引导,客户B design in过程,客户设计应用,客户产品转产,客户试用,客户引导,客户使用（Design Win）,客户试用：向客户提供样片,客户使用（Design Win）,作为Design in流程阶段考核点，“客户试用”、“客户使用”是两个关键里程碑，定义如下：客户试用：是Design in阶段成功的标志，具体为海思向Design in客户提供样片。客户使用：是Design in全过程的成功标志（即De
24、sign win），是指Design in客户采用海思产品设计的应用产品转产时间即为Design win。,物料采购与厂家选择,物料种类：TR4前后确定的支持芯片开发的内部验证/测试环境物料；TR5前后确定的支持小批量客户试用的物料；样片、小批量、批量芯片生产物料。FOUNDRY供应商选择是TR3的输入，因此必须在概念阶段启动FOUNDRY选择工作，从风险考虑，FOUNDRY合同签署要放在PDCP后。测试与封装厂家选择只要在投片前确定即可。供应链通过厂商认证、质量管理、可靠性监控、失效分析等活动对厂家进行监控管理。,TR4/临时投片决策评审,TR5,TR3,FOUNDRY供应商选择,TR1,启
25、动,样片PO,ADCP,厂家选择物料采购,测试/封装厂家选择,内部验证/测试环境物料,小批量试用物料,小批量PO,量产PO,厂家质量管理,IP与算法开发模式,支持芯片产品开发的IP/算法的获得有多种模式：直接使用现有IP成果。与芯片产品同步开发、IP异步开发、对外技术合作开发、直接购买。直接使用现有IP成果：指已经作为货架化的IP模块。与芯片产品项目紧密联系、且当前只有本项目使用的IP，由PDT相应项目组承担开发；对多个PDT使用、且开发难度较大的IP，转技术项目，由TDT或专业技术团队承担。PDT的系统工程师在计划阶段，要对芯片产品所用的IP/算法进行分析和识别，对关键IP/算法的来源要制定
26、具体落实措施（技术合作、购买、PDT自己开发、转TDT技术立项等）。开发代表在开发阶段要对IP/算法落实情况进行监控，系统工程师在验证阶段要对本产品项目开发的IP/算法，按照相应规范进行货架化（CBB）交付。PDT承担的用于本产品的IP开发，由相应的开发角色承担，不再设立专职IP工程师；根据历史经验，芯片中的算法往往与具体芯片结合非常紧密，因此算法工程师列入流程角色，但在HI-IPD中算法的开发活动和遵守的流程与软件工程师相同，因此其活动不再单列。,产品数据（PDE)与EDA工具管理,PDE：基于BOM编码规则，形成支持制造、采购、计划、物流的订单履行供应链管理机制。其编码规则包含了PART的
27、关键属性与组装关系，而这种组装关系又依赖与产品包的系统分解与分配，因此属于系统工程的一个重要组成部分。BOM编号申请：由开发或系统工程师在开发阶段完成。EDA工具管理：IC芯片开发，EDA工具软件在提高工作效率、保证交付质量方面起到重要作用，因此要把EDA工具作为项目开发的关键活动进行管理。除工具选择、评估外，更重要的是工具推广与应用支持，部分工具还作为开发的一部分进行管理。PDE/EDA虽然实际在项目中的投入非常少，但是流程活动的重要组成部分，是PDT必须关注的内容。,TR4,TR5,TR3,TR1,启动,EDA工具推广与培训,EDA工具分析,BOM编码申请及维护,TR6,EDA工具购买,工
28、具购买,产品开发,EDA工具开发,工具开发,产品包BOM结构树,BOM最终发布,项目预算、项目合同、PCR、合同验收,项目预算：PDT行使芯片项目的开发管理，并按照项目进行E2E预算。项目预算包括项目周期与确定的项目范围内的人员资源投入（投入时间、数量、类型、技能要求）等、费用投入（工资性费用、仪器设备费用、软件/工具费用、NRE费用、合作费用、销售与管理费用等）、交付标准（成本、质量、范围）及收益承诺（盈亏平衡、毛利率、利润、产品生命周期等），项目预算是业务计划的财务评估重要内容，也是CDCP/PDCP的决策依据。项目合同：IPD把产品开发作为一项投资进行管理，IPMT作为投资管理代表，授权
29、PDT在允许的投入范围（资源与时间）并交付产品包，因此PDT必须在PDCP后与IPMT就项目的范围、投入、交付标准收益、以及PDT与IPMT双方共同履行的义务通过合同的方式固定下来。PCR（项目变更请求）：PDCP后，PDT与IPMT已经就项目的相关预算签订了合同承诺书，一旦合同要素（项目范围/需求、人力投入、费用、成本、质量、市场形势及收益预测）的变化超过10（10以内PDT可以自己决策），PDT应该向IPMT提请PCR。PCR被IPMT批准后，PDT按照新的计划执行，但是否更改合同书要视具体情况决定（IPMT及PDT不可控制的因素造成的变更，更改项目合同，PDT原因造成的变更不更改合同）。
30、合同验收：在ADCP前，由IPMT执行秘书机构对项目合同进行验收，并给出执行情况评估，作为ADCP参考，并使合同管理闭环起来。,ADCP,PDCP,CDCP,启动,项目合同,项目初始预算,PCR，项目合同变更,合同管理,最终的项目预算,合同验收,质量回溯应用、项目经验教训总结,质量回溯：作为质量管理的重要手段，通过事故真相分析（找出真正原因）、制定同类事故的规避措施（治疗的有效药方）来避免同样问题的再次发生。在HI-IPD流程中，对每个TR技术评审点均增加了“质量回溯应用”CHECKLIST，目的是保证已经历史教训而制定的规避措施是否在本项目中得到落实（根治同类问题），确保本项目不再犯同样的错
31、误，从而使海思芯片产品的开发与交付质量通过积累，逐步、稳定地提升。PDT经理对没有严格执行回溯纠正措施地评审，必须一票否决，具体执行体现在TR的checklist中或单独进行。项目阶段、终止、结束的经验教训总结：IPD强调在项目各阶段结束、项目异常终止及项目正常结束点开展经验教训总结，其目的就是通过回顾，总结团队运作与项目运作过程中的优劣势，使PDT在后续阶段或后续项目、以及其他PDT团队能够从这些经验和教训中，扬长避短，逐步提升团队运作与管理能力，提升交付质量，降低开发成本，缩短交付周期。项目经验教训总结的关注点：围绕团队重量级运作评估和项目METRICS的分析方面。重量级团队运作效果、成员
32、的参与度、员工的技能适配度、项目的阶段周期、人力资源投入、预算费用执行、质量评估与回溯、需求与规格实现、市场与销售状况等指标使总结的关键要素。总结要与基线（CHARTER、CDCP承诺、PDCP/项目合同承诺、PDT能力基线、海思能力基线、业界能力基线等标杆进行比较，找出我们的优势和不足，并制定改进计划。类似项目（无论来自其他团队和自身团队）的经验教训总结，均可以在概念阶段的项目经验教训应用（HW-IPD中为智力资产分析）、项目阶段开工会/项目阶段团队建设中加以应用。,ASIC、FPGA、ECO、工艺变更项目,HI-IPD是按照芯片产品包最复杂的COT完整开发模式设计的，对ASIC、FPGA、
33、ECO、技术开发项目均应该遵守HI-IPD，并作相应活动裁剪。最终交付为FPGA的项目：TR4前完成系统验证，并在TR4对FPGA功能与性能实现情况进行评审，确定是否达到交付标准，裁剪TR4到TR5之间的投片临时决策评审、样片测试活动），即通过TR4即可认为完成了开发阶段，但是否要持续验证阶段、发布阶段活动，由项目的具体性质决定（一般情况下作为产品交付，必须经过客户验证及小批量试用）。最终交付为ASIC的项目：裁剪相应的后端设计活动，其他活动根据项目定位来裁剪。ECO更改项目：针对缺陷处理、差异化交付与定制，芯片的需求、规格有变化，并涉及布局、布线、工艺和测试方法的调整（GDSII变化），不兼容，并与上一版本可能同时存在，则需要重新生产V版本（同系列产品），相应的概念、计划阶段活动可以裁剪，但对整个项目需提请PCR。制造工艺变化的项目：制造工艺整体变化的项目（如从0.35工艺切换为0.18
