1、计算机组成原理课后答案第一章 计算机系统概论1. 什么是计算机系统、计算机硬件和计算机软件硬件和软件哪个更重要解：P3计算机系统：由计算机硬件系统和软件系统组成的综合体。计算机硬件：指计算机中的电子线路和物理装置。计算机软件：计算机运行所需的程序及相关资料。硬件和软件在计算机系统中相互依存，缺一不可，因此同样重要。5. 冯诺依曼计算机的特点是什么解：冯诺依曼计算机的特点是：P8 计算机由运算器、控制器、存储器、输入设备、输出设备五大部件组成； 指令和数据以同同等地位存放于存储器内，并可以按地址访问； 指令和数据均用二进制表示； 指令由操作码、地址码两大部分组成，操作码用来表示操作的性质，地址码
2、用来表示操作数在存储器中的位置； 指令在存储器中顺序存放，通常自动顺序取出执行； 机器以运算器为中心（原始冯诺依曼机）。7. 解释下列概念：主机、CPU、主存、存储单元、存储元件、存储基元、存储元、存储字、存储字长、存储容量、机器字长、指令字长。解：P9-10主机：是计算机硬件的主体部分，由CPU和主存储器MM合成为主机。CPU：中央处理器，是计算机硬件的核心部件，由运算器和控制器组成；（早期的运算器和控制器不在同一芯片上，现在的CPU内除含有运算器和控制器外还集成了CACHE）。主存：计算机中存放正在运行的程序和数据的存储器，为计算机的主要工作存储器，可随机存取；由存储体、各种逻辑部件及控制
3、电路组成。存储单元：可存放一个机器字并具有特定存储地址的存储单位。存储元件：存储一位二进制信息的物理元件，是存储器中最小的存储单位，又叫存储基元或存储元，不能单独存取。存储字：一个存储单元所存二进制代码的逻辑单位。存储字长：一个存储单元所存二进制代码的位数。存储容量：存储器中可存二进制代码的总量；（通常主、辅存容量分开描述）。机器字长：指CPU一次能处理的二进制数据的位数，通常与CPU的寄存器位数有关。指令字长：一条指令的二进制代码位数。8. 解释下列英文缩写的中文含义：CPU、PC、IR、CU、ALU、ACC、MQ、X、MAR、MDR、I/O、MIPS、CPI、FLOPS解：全面的回答应分英
4、文全称、中文名、功能三部分。CPU：Central Processing Unit，中央处理机（器），是计算机硬件的核心部件，主要由运算器和控制器组成。PC：Program Counter，程序计数器，其功能是存放当前欲执行指令的地址，并可自动计数形成下一条指令地址。IR：Instruction Register，指令寄存器，其功能是存放当前正在执行的指令。CU：Control Unit，控制单元（部件），为控制器的核心部件，其功能是产生微操作命令序列。ALU：Arithmetic Logic Unit，算术逻辑运算单元，为运算器的核心部件，其功能是进行算术、逻辑运算。ACC：Accumula
5、tor，累加器，是运算器中既能存放运算前的操作数，又能存放运算结果的寄存器。MQ：Multiplier-Quotient Register，乘商寄存器，乘法运算时存放乘数、除法时存放商的寄存器。X：此字母没有专指的缩写含义，可以用作任一部件名，在此表示操作数寄存器，即运算器中工作寄存器之一，用来存放操作数；MAR：Memory Address Register，存储器地址寄存器，在主存中用来存放欲访问的存储单元的地址。MDR：Memory Data Register，存储器数据缓冲寄存器，在主存中用来存放从某单元读出、或要写入某存储单元的数据。I/O：Input/Output equipmen
6、t，输入/输出设备，为输入设备和输出设备的总称，用于计算机内部和外界信息的转换与传送。MIPS：Million Instruction Per Second，每秒执行百万条指令数，为计算机运算速度指标的一种计量单位。9. 画出主机框图，分别以存数指令“STA M”和加法指令“ADD M”（M均为主存地址）为例，在图中按序标出完成该指令（包括取指令阶段）的信息流程（如）。假设主存容量为256M*32位，在指令字长、存储字长、机器字长相等的条件下，指出图中各寄存器的位数。解：主机框图如P13图所示。（1）STA M指令：PCMAR，MARMM，MMMDR，MDRIR，OP(IR) CU，Ad(IR
7、) MAR，ACCMDR，MARMM，WR（2）ADD M指令：PCMAR，MARMM，MMMDR，MDRIR， OP(IR) CU，Ad(IR) MAR，RD，MMMDR，MDRX，ADD，ALUACC，ACCMDR，WR假设主存容量256M*32位，在指令字长、存储字长、机器字长相等的条件下，ACC、X、IR、MDR寄存器均为32位，PC和MAR寄存器均为28位。10. 指令和数据都存于存储器中，计算机如何区分它们解：计算机区分指令和数据有以下2种方法： 通过不同的时间段来区分指令和数据，即在取指令阶段（或取指微程序）取出的为指令，在执行指令阶段（或相应微程序）取出的即为数据。 通过地址来
8、源区分，由PC提供存储单元地址的取出的是指令，由指令地址码部分提供存储单元地址的取出的是操作数。第2章 计算机的发展及应用1. 通常计算机的更新换代以什么为依据答：P22主要以组成计算机基本电路的元器件为依据，如电子管、晶体管、集成电路等。2. 举例说明专用计算机和通用计算机的区别。答：按照计算机的效率、速度、价格和运行的经济性和实用性可以将计算机划分为通用计算机和专用计算机。通用计算机适应性强，但牺牲了效率、速度和经济性，而专用计算机是最有效、最经济和最快的计算机，但适应性很差。例如个人电脑和计算器。第3章 系统总线1. 什么是总线总线传输有何特点为了减轻总线负载，总线上的部件应具备什么特点
9、答：P41.总线是多个部件共享的传输部件。总线传输的特点是：某一时刻只能有一路信息在总线上传输，即分时使用。为了减轻总线负载，总线上的部件应通过三态驱动缓冲电路与总线连通。 4. 为什么要设置总线判优控制常见的集中式总线控制有几种各有何特点哪种方式响应时间最快哪种方式对电路故障最敏感答：总线判优控制解决多个部件同时申请总线时的使用权分配问题；常见的集中式总线控制有三种：链式查询、计数器定时查询、独立请求；特点：链式查询方式连线简单，易于扩充，对电路故障最敏感；计数器定时查询方式优先级设置较灵活，对故障不敏感，连线及控制过程较复杂；独立请求方式速度最快，但硬件器件用量大，连线多，成本较高。5.
10、解释下列概念：总线宽度、总线带宽、总线复用、总线的主设备（或主模块）、总线的从设备（或从模块）、总线的传输周期和总线的通信控制。答：P46。总线宽度：通常指数据总线的根数；总线带宽：总线的数据传输率，指单位时间内总线上传输数据的位数；总线复用：指同一条信号线可以分时传输不同的信号。总线的主设备（主模块）：指一次总线传输期间，拥有总线控制权的设备（模块）；总线的从设备（从模块）：指一次总线传输期间，配合主设备完成数据传输的设备（模块），它只能被动接受主设备发来的命令；总线的传输周期：指总线完成一次完整而可靠的传输所需时间；总线的通信控制：指总线传送过程中双方的时间配合方式。6. 试比较同步通信和
11、异步通信。答：同步通信：指由统一时钟控制的通信，控制方式简单，灵活性差，当系统中各部件工作速度差异较大时，总线工作效率明显下降。适合于速度差别不大的场合。异步通信：指没有统一时钟控制的通信，部件间采用应答方式进行联系，控制方式较同步复杂，灵活性高，当系统中各部件工作速度差异较大时，有利于提高总线工作效率。8. 为什么说半同步通信同时保留了同步通信和异步通信的特点答：半同步通信既能像同步通信那样由统一时钟控制，又能像异步通信那样允许传输时间不一致，因此工作效率介于两者之间。10. 为什么要设置总线标准你知道目前流行的总线标准有哪些什么叫plug and play哪些总线有这一特点答：总线标准的设
12、置主要解决不同厂家各类模块化产品的兼容问题；目前流行的总线标准有：ISA、EISA、PCI等；plug and play：即插即用，EISA、PCI等具有此功能。11. 画一个具有双向传输功能的总线逻辑图。答：在总线的两端分别配置三态门，就可以使总线具有双向传输功能。12. 设数据总线上接有A、B、C、D四个寄存器，要求选用合适的74系列芯片，完成下列逻辑设计：（1） 设计一个电路，在同一时间实现DA、DB和DC寄存器间的传送；（2） 设计一个电路，实现下列操作：T0时刻完成D总线；T1时刻完成总线A；T2时刻完成A总线；T3时刻完成总线B。解：（1）由T打开三态门将 D寄存器中的内容送至总线
13、bus，由cp脉冲同时将总线上的数据打入到 A、B、C寄存器中。 T和cp的时间关系如图（1）所示。图（1）（2）三态门1受T0T1控制，以确保T0时刻D总线，以及T1时刻总线接收门1A。三态门2受T2T3控制，以确保T2时刻A总线，以及T3时刻总线接收门2B。T0、T1、T2、T3波形图如图（2）所示。图(2) 设总线的时钟频率为8MHz，一个总线周期等于一个时钟周期。如果一个总线周期中并行传送16位数据，试问总线的带宽是多少解；总线宽度 = 16位/8 =2B 总线带宽 = 8MHz2B =16MB/s 在一个32位的总线系统中，总线的时钟频率为66MHz，假设总线最短传输周期为4个时钟周
14、期，试计算总线的最大数据传输率。若想提高数据传输率，可采取什么措施解法1： 总线宽度 =32位/8 =4B 时钟周期 =1/ 66MHz =s 总线最短传输周期 =s4 =s 总线最大数据传输率 = 4B/s =s解法2： 总线工作频率 = 66MHz/4 = 总线最大数据传输率=4B =66MB/s 若想提高总线的数据传输率，可提高总线的时钟频率，或减少总线周期中的时钟个数，或增加总线宽度。 在异步串行传送系统中，字符格式为：1个起始位、8个数据位、1个校验位、2个终止位。若要求每秒传送120个字符，试求传送的波特率和比特率。解： 一帧 =1+8+1+2 =12位 波特率 =120帧/秒12
15、位=1440波特 比特率 = 1440波特（8/12）=960bps或：比特率 = 120帧/秒8 =960bps 第 四 章0.静态RAM与动态RAM的区别 静态RAM(SRAM)速度非常快，只要电源存在内容就不会自动消失。其基本存储电路为6个MOS管组成1位，因此集成度相对较低，功耗也较大。一般高速缓冲存储器用它组成。 动态RAM(DRAM)的内容在10-3或l0-6秒之后自动消失，因此必须周期性的在内容消失之前进行刷新。由于它的基本存储电路由一个晶体管及一个电容组成，因此它的集成度高，成本较低，另外耗电也少，但它需要一个额外的刷新电路。DRAM运行速度较慢，SRAM比DRAM要快25倍，
16、一般，PC机的标准存储器都采用DRAM组成。 1.辅助储存的技术的指标(1)记录密度 Dt=1/p Db=f1/d（min）(2)储存容量 C=NKS(3)平均寻址时间 Ta=Tsa+Twd(4)数据传输率 Dv=Db*V(5)误码率的三种映射方式：（1）直接映射 实现简单，不够灵活。（2）全相联映射（3）组相联映射3. 存储器的层次结构主要体现在什么地方为什么要分这些层次计算机如何管理这些层次答：存储器的层次结构主要体现在Cache-主存和主存-辅存这两个存储层次上。Cache-主存层次在存储系统中主要对CPU访存起加速作用，即从整体运行的效果分析，CPU访存速度加快，接近于Cache的速度
17、，而寻址空间和位价却接近于主存。主存-辅存层次在存储系统中主要起扩容作用，即从程序员的角度看，他所使用的存储器其容量和位价接近于辅存，而速度接近于主存。综合上述两个存储层次的作用，从整个存储系统来看，就达到了速度快、容量大、位价低的优化效果。主存与CACHE之间的信息调度功能全部由硬件自动完成。而主存与辅存层次的调度目前广泛采用虚拟存储技术实现，即将主存与辅存的一部分通过软硬结合的技术组成虚拟存储器，程序员可使用这个比主存实际空间（物理地址空间）大得多的虚拟地址空间（逻辑地址空间）编程，当程序运行时，再由软、硬件自动配合完成虚拟地址空间与主存实际物理空间的转换。因此，这两个层次上的调度或转换操
18、作对于程序员来说都是透明的。4. 说明存取周期和存取时间的区别。解：存取周期和存取时间的主要区别是：存取时间仅为完成一次操作的时间，而存取周期不仅包含操作时间，还包含操作后线路的恢复时间。即：存取周期 = 存取时间 + 恢复时间5. 什么是存储器的带宽若存储器的数据总线宽度为32位，存取周期为200ns，则存储器的带宽是多少解：存储器的带宽指单位时间内从存储器进出信息的最大数量。存储器带宽 = 1/200ns 32位 = 160M位/秒 = 20MB/秒 = 5M字/秒注意：字长32位，不是16位。（注：1ns=10-9s）6. 某机字长为32位，其存储容量是64KB，按字编址它的寻址范围是多
19、少若主存以字节编址，试画出主存字地址和字节地址的分配情况。解：存储容量是64KB时，按字节编址的寻址范围就是64K，如按字编址，其寻址范围为：64K / （32/8）= 16K主存字地址和字节地址的分配情况：（略）。7. 一个容量为16K32位的存储器，其地址线和数据线的总和是多少当选用下列不同规格的存储芯片时，各需要多少片1K4位，2K8位，4K4位，16K1位，4K8位，8K8位解：地址线和数据线的总和 = 14 + 32 = 46根；选择不同的芯片时，各需要的片数为：1K4：（16K32） / （1K4） = 168 = 128片2K8：（16K32） / （2K8） = 84 = 32
20、片4K4：（16K32） / （4K4） = 48 = 32片16K1：（16K32）/ （16K1） = 132 = 32片4K8：（16K32）/ （4K8） = 44 = 16片8K8：（16K32） / （8K8） = 24 = 8片9. 什么叫刷新为什么要刷新说明刷新有几种方法。解：刷新：对DRAM定期进行的全部重写过程；刷新原因：因电容泄漏而引起的DRAM所存信息的衰减需要及时补充，因此安排了定期刷新操作；常用的刷新方法有三种：集中式、分散式、异步式。集中式：在最大刷新间隔时间内，集中安排一段时间进行刷新，存在CPU访存死时间。分散式：在每个读/写周期之后插入一个刷新周期，无CPU
21、访存死时间。异步式：是集中式和分散式的折衷。讨论： 1、刷新与再生的比较： 共同点： 动作机制一样。都是利用DRAM存储元破坏性读操作时的重写过程实现； 操作性质一样。都是属于重写操作。区别： 解决的问题不一样。再生主要解决DRAM存储元破坏性读出时的信息重写问题；刷新主要解决长时间不访存时的信息衰减问题。 操作的时间不一样。再生紧跟在读操作之后，时间上是随机进行的；刷新以最大间隔时间为周期定时重复进行。 动作单位不一样。再生以存储单元为单位，每次仅重写刚被读出的一个字的所有位；刷新以行为单位，每次重写整个存储器所有芯片内部存储矩阵的同一行。 芯片内部I/O操作不一样。读出再生时芯片数据引脚上
22、有读出数据输出；刷新时由于CAS信号无效，芯片数据引脚上无读出数据输出（唯RAS有效刷新，内部读）。鉴于上述区别，为避免两种操作混淆，分别叫做再生和刷新。2、CPU访存周期与存取周期的区别： CPU访存周期是从CPU一边看到的存储器工作周期，他不一定是真正的存储器工作周期；存取周期是存储器速度指标之一，它反映了存储器真正的工作周期时间。 3、分散刷新是在读写周期之后插入一个刷新周期，而不是在读写周期内插入一个刷新周期，但此时读写周期和刷新周期合起来构成CPU访存周期。 4、刷新定时方式有3种而不是2种，一定不要忘了最重要、性能最好的异步刷新方式。 10. 半导体存储器芯片的译码驱动方式有几种解
23、：半导体存储器芯片的译码驱动方式有两种：线选法和重合法。线选法：地址译码信号只选中同一个字的所有位，结构简单，费器材；重合法：地址分行、列两部分译码，行、列译码线的交叉点即为所选单元。这种方法通过行、列译码信号的重合来选址，也称矩阵译码。可大大节省器材用量，是最常用的译码驱动方式。11. 一个8K8位的动态RAM芯片，其内部结构排列成256256形式，存取周期为s。试问采用集中刷新、分散刷新和异步刷新三种方式的刷新间隔各为多少解：采用分散刷新方式刷新间隔为:2ms，其中刷新死时间为：256s=s采用分散刷新方式刷新间隔为：256（s+s）=s采用异步刷新方式刷新间隔为:2ms12. 画出用10
24、244位的存储芯片组成一个容量为64K8位的存储器逻辑框图。要求将64K分成4个页面，每个页面分16组，指出共需多少片存储芯片。解：设采用SRAM芯片，则：总片数 = （64K8位） / （10244位）= 642 = 128片题意分析：本题设计的存储器结构上分为总体、页面、组三级，因此画图时也应分三级画。首先应确定各级的容量：页面容量 = 总容量 / 页面数 = 64K8 / 4 = 16K8位，4片16K8字串联成64K8位组容量 = 页面容量 / 组数 = 16K8位 / 16 = 1K8位，16片1K8位字串联成16K8位组内片数 = 组容量 / 片容量 = 1K8位 / 1K4位 =
25、 2片，两片1K4位芯片位并联成1K8位存储器逻辑框图：（略）。13. 设有一个64K8位的RAM芯片，试问该芯片共有多少个基本单元电路（简称存储基元）欲设计一种具有上述同样多存储基元的芯片，要求对芯片字长的选择应满足地址线和数据线的总和为最小，试确定这种芯片的地址线和数据线，并说明有几种解答。解：存储基元总数 = 64K8位 = 512K位 = 219位；思路：如要满足地址线和数据线总和最小，应尽量把存储元安排在字向，因为地址位数和字数成2的幂的关系，可较好地压缩线数。解：设地址线根数为a，数据线根数为b，则片容量为：2ab = 219；b = 219-a；若a = 19，b = 1，总和
26、= 19+1 = 20； a = 18，b = 2，总和 = 18+2 = 20； a = 17，b = 4，总和 = 17+4 = 21； a = 16，b = 8，总和 = 16+8 = 24； 由上可看出：片字数越少，片字长越长，引脚数越多。片字数减1、片位数均按2的幂变化。结论：如果满足地址线和数据线的总和为最小，这种芯片的引脚分配方案有两种：地址线 = 19根，数据线 = 1根；或地址线 = 18根，数据线 = 2根。14. 某8位微型机地址码为18位，若使用4K4位的RAM芯片组成模块板结构的存储器，试问：（1）该机所允许的最大主存空间是多少（2）若每个模块板为32K8位，共需几个
27、模块板（3）每个模块板内共有几片RAM芯片（4）共有多少片RAM（5）CPU如何选择各模块板解：（1）该机所允许的最大主存空间是：218 8位 = 256K8位 = 256KB（2）模块板总数 = 256K8 / 32K8 = 8块（3）板内片数 = 32K8位 / 4K4位 = 82 = 16片（4）总片数 = 16片8 = 128片（5）CPU通过最高3位地址译码输出选择模板，次高3位地址译码输出选择芯片。地址格式分配如下： 设CPU共有16根地址线，8根数据线，并用（低电平有效）作访存控制信号，作读写命令信号（高电平为读，低电平为写）。现有下列存储芯片：ROM（2K8位，4K4位，8K8
28、位），RAM（1K4位，2K8位，4K8位），及74138译码器和其他门电路（门电路自定）。试从上述规格中选用合适芯片，画出CPU和存储芯片的连接图。要求：（1）最小4K地址为系统程序区，409616383地址范围为用户程序区；（2）指出选用的存储芯片类型及数量；（3）详细画出片选逻辑。解：（1）地址空间分配图： 系统程序区（ROM共4KB）：0000H-0FFFH 用户程序区（RAM共12KB）：1000H-FFFFH （2）选片：ROM：选择4K4位芯片2片，位并联 RAM：选择4K8位芯片3片，字串联(RAM1地址范围为:1000H-1FFFH,RAM2地址范围为2000H-2FFFH,
29、 RAM3地址范围为:3000H-3FFFH) （3）各芯片二进制地址分配如下：A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0ROM1,200000000000000000000011111111111RAM100010000000000000001111111111111RAM200100000000000000010111111111111RAM300110000000000000011111111111111CPU和存储器连接逻辑图及片选逻辑如下图(3)所示：图（3）16. CPU假设同上题，现有8片8K8位的RAM芯片与CPU相连，试回答：（1）用74138译码器画出CPU与存储芯片的连接图；（2）写出每片RAM的地址范围；（3）如果运行时发现不论往哪片RAM写入数据后，以A000H为起始地址的存储芯片都有与其相同的数据，分析故障原因。（4）根据（1）的连接图，若出现地址线A13与CPU断线，并搭接到高电平上，将出现什么后果解：（1）CPU与存储器芯片连接逻辑图： （2）地址空间分配图： RAM0:0000H-1FFFH RAM1:2000H-3FFFH RAM2:4000H-5FFFH RAM3:6000H-7FFFH RAM4:8000H-9FFFH R
