1、电磁兼容及信号完整性设计规范标准详 武汉光迅科技股份有限公司 Accelink Technologies Co., Ltd管 理 规 程电磁兼容与信号完整性设计规范文件编号：生效日期：编 制：江毅日 期：审 核：日 期：批 准：日 期：页 数：共 页版 本：第 A 版文件发放号： 1. 修改记录修改状态生效日期文件修改单编号A/02. 目的本规范制定目的是为光迅公司内部的硬件系统研发、系统集成以及电磁兼容试验中的电磁兼容（EMC）与信号完整性（SI）的设计与改进实施提供技术参考。3. 适用范围本规范适用于光迅公司所有的硬件研发项目。4. 职责3.1 开发工程师1） 2） 3） 3.2 开发管理
2、部1） 2） 5. 工作程序4.1 基本术语 EMC Electromagnetic CompatibilityEMI Electromagnetic InterferenceESD Electrostatic Discharge(待补充) 4.2 电磁兼容基本概念 EMC的定义设备在共同的电磁环境中能一起执行各自功能的共存状态。EMC模型与抑制方法EMC设计的层次及主要工作4.3 电磁兼容性的要求通信产品类电磁兼容性标准要求电快速瞬变脉冲群试验静电放电试验雷击浪涌试验电磁发射试验敏感度试验(待细化)4.4 电磁屏蔽设计技术(待补充)4.5 互连电缆设计技术互连电缆的接地屏蔽电缆一般分为低频电
3、缆和高频电缆 对低频信号电缆屏蔽层应单点接地 对屏蔽的电力电缆和高频电缆的屏蔽层至少应在电缆两端接地。 当电缆长度L0.15时，采用多点接地，一般屏蔽层按0.05或0.1的间隔接地，以降低地线阻抗，减少地电位引起的干扰； 对于输入信号电缆的屏蔽层，不能在机壳内接地，只能在机壳的入口处接地，此时的屏蔽层上的外加干扰信号直接在机壳入口处入地，避免屏蔽层上的外加干扰信号带入设备内的信号电路上； 对于高输入或高输出阻抗电路，尤其是在高静电环境下，可能需要双层屏蔽的电缆，此时内屏蔽层可以在信号源端接地，外屏蔽层则在负载端接地。4.6 印制板设计技术4.6.1印制板设计的基本原则 减少设计带宽通常办法 电
4、源输入端滤波 IC芯片滤波 存储型器件接去耦电容 基尔霍夫定律 差模/共模电流的耦合控制 印制线间距的准则（3-W原则） 存在于PCB走线之间的串扰不仅与时钟或周期信号有关，而且与系统中的其他重要走线有关。数据线、地址线、控制线和I/O都会受到串扰和耦合的影响。 3-W原则：走线间的距离间隔（走线中心间的距离）必须是单一走线宽度的3倍。 5/5原则 时钟频率超过5MHz或上升时间小于5ns时，需要使用多层板。4.6.2信号完整性设计信号完整性（SI）是指在信号线上的信号质量好坏；在要求的时间内，信号能以要求的时序、持续时间和电压幅度作出响应，不失真的从源端传递到接收端。高速信号的电磁干扰以及传
5、输线效应将导致信号完整性降低，出现串扰、数据丢失、判断出错等问题。影响信号完整性的主要因素有： 电路与网络的阻抗不匹配所引起的反射。（线宽变化、信号层间转移、接插件与分支线、源端负载不匹配等） 电路与网络间的分布参数所引起的信号串扰。（分布电容、分布电感） 有源及功率器件开关所引起的电源及地的电位波动。控制方法反射的抑制（待补充）串扰的抑制 减小两根或多根信号线的平行长度； 尽可能加大两平行线的间距； 3-W原则代表的是逻辑电流中近70%的通量边界 10-W原则代表的是逻辑电流中近98%的通量边界 距接地面的距离减小可以使串扰耦合迅速减小 在PCB（尤其是高频电路PCB）的设计中，可以在装元件
6、的一面用铜箔作为地平面，使其串扰显著减小； 对于微带传输线和带状传输线，将走线高度限制在高于地线平面10mil以内，可以显著减小串扰。 在串扰较严重的两条线之间插入一条地线，可以起到隔离的作用，从而减少串扰。4.6.3电源完整性设计电路设计的结果是从信号完整性上表现出来的，但不能忽略电源完整性设计。因为电源完整性直接影响到PCB板的信号完整性。电源完整性和与信号完整性二者是密切相关的，而且很多情况下，影响信号畸变的主要原因是电源系统。例如，地反弹噪声太大、去耦电容的设计不合适、回路影响很严重、多电源/地平面的分割不好、地层设计不合理、电流不均匀等等。（待补充）4.6.4单层印制板设计技术参照P
7、CB设计规范4.6.5多层印制板设计技术参照PCB设计规范4.7 EMI滤波设计技术 EMI滤波包括EMI电源滤波与EMI信号线滤波。其中471电源滤波的工程应用必须考虑以下特性 器件温度特性 耐压及漏电流限制 磁性材料的磁饱和问题 安装及使用要求 阻抗失配端接原则按照阻抗失配端接原则采用的滤波电路结构如下图EMI电源滤波器的安装应该注意 减小接地阻抗，滤波器应安装在导电金属表面或通过编织接地带与接地点就近相连，避免细长接地导线造成较大的接地阻抗。 滤波器应尽量安装在设备的入口/出口处。 为避免输入/输出互相耦合，应尽量做到输入/输出隔离，至少严格禁止滤波器输入/输出线的相互交叉、路径平行等。
8、若由于位置及空间的限制，无法满足上述要求的，则滤波器的输入/输出线必须采用屏蔽线或高频吸收线。472 EMI信号滤波器（待补充）4.8 接地与搭接技术 （参照烽火通信接地设计规范）4.9 瞬态干扰及抑制技术（待补充）1） a) b) c) d) 2） 3） 1） 2） 3） 4） 5） 1） 2） 3） 1） 2） 3） A) B) C) D) E) F) A) B) C) D) E) F) G) H) I) J) 1） 2） A) B) A) B) 3） A) B) C) D) E) F) G) H) A) B) C) D) E) F) G) 1） a) b) A) B) C) D) E)
9、c) d) i) ii) iii) 2） 1) a) b) 2) 6. 相关文件5.1 参考标准 EN55022 Electromagnetic Emissions Test Procedure EN61000-3-2 Power Harmonics Test Procedure EN61000-3-3 Flicker Test Procedure EN61000-4-2 ESD Test Procedure EN61000-4-3 Radiated RF Immunity Test Procedure EN61000-4-4 Electrical Fast Transient Test Pr
10、ocedure EN61000-4-5 Lightning Surge Test Procedure EN61000-4-6 Conducted RF Immunity Test Procedure EN61000-4-11 Power Interrupts, Variations, and Disturbances Test Procedure5.2 参考企业规范5.3 参考文章 7. 附件6.1 电磁兼容国际标准化组织介绍标准化组织关系图不同标准化组织的标准编号规则电磁兼容标准体系结构6.2 设计案例下图给出一个机盘布线示意图，其中对电磁辐射和抗扰有严格要求的区域都以符号标注出来。现实中，
11、图中标注的布线区域可能并不同时存在，但是它们代表了系统（设备）现场运行将面对着的电磁辐射、电磁抗扰以及ESD防护等问题。对部分布线区域的元件放置与布线设计给出了详细说明。标注 1建议在靠近前面板预留一隔离区域，用以设计ESD环，I/O电缆滤波与解耦敷铜。其他走线与敷铜都不允许穿越此保留区域。设计目的 减少PCB边缘与前面板的辐射或耦合、建立I/O滤波的参考面与ESD放电区。标注 2 在所有布线层中，在与前面板相邻的屏蔽地和ESD环的区域周围，建立最小0.7mm宽的间距区。间隔区应沿着双点划线保持连续。设计目的 减少耦合到顶部与底部的PCB边缘效应，建立单盘功能区的边界。标注 3ESD 操作环的
12、设计设计目的 保证在制作和安装过程中的单盘操作ESD要求标注 4双点划线区域内为功能电路与敷铜区域设计目的 PCB功能区域，用于放置元件、走线与敷铜。标注 548V 电源转换的隔离区域设计。设计目的 耦合到功能区域的电源模块的开关dI/dt噪声最小化，耦合到48V I/O连接件的单盘时钟最小化。标注 6SFP and XFP 光收发模块的布线设计设计目的 参照多源协议厂家提供的SFP和XFP模块的推荐布线设计。标注 7机壳地与屏蔽地的连接，用以PCB板与铜质线缆接口的共模滤波和ESD泄放。设计目的 地的连接标注 810/100 Base-T 接口元件的走线设计目的 满足以太网接口的辐射与抗扰要
13、求。标注 9RS-232 串行接口元件的走线设计目的 满足串行通讯口的辐射与抗扰要求。621 DC-DC电源供电的布线设计1. 在双点划线的区域内建议不要敷铜；2. 信号线与监控信号线在未光学隔离的条件下，建议不要穿越双点划线区域；3在滤波元件（线圈）放置的区域（参见短划线之间的区域）,建议在任何布线层都不要敷铜；4采用光耦隔离穿越双点划线的电源监控信号线；目前很多设计中，在滤波元件下方采用敷铜以抑制开关电源电路与通过DC-DC电源内寄生元件耦合进来的系统时钟谐波所产生RF噪声。但是在滤波元件下方的任意布线层敷铜，都肯定会在滤波器的输入输出端之间引起高频短路，这将限制滤波器的滤波效果。图中包含
14、了2个差模电感、3个差模电容与1个共模电感，在图中短划线之间的区域不要敷铜。电源滤波器的最佳位置就是与电源模块的输入端直接相邻，但这需要2个滤波器（例如，每一个滤波器对应一路电源输入）。滤波器靠近电源输入端，可以限制滤波器与输入端之间的铜箔走线长度，以免电磁辐射耦合到滤波器中。有效的电源滤波通常采用Faraday屏蔽罩进行屏蔽，以防止电磁辐射耦合到滤波元件中。622 SFP and XFP MSA 光收发模块的布线设计SFP与XFP屏蔽网笼的结构参数可以参见厂家提供的数据。下图中只是给出的多源协议要求的的布线设计说明。1. 阅读SFP和XFP的多源协议文档，了解光收发模块的布线设计要求；2.
15、网纹标注区域是网笼在顶层的安装区域。顶层的机壳地敷铜在任何时候都不能舍弃。与顶层相邻的内层不能作为信号布线层；3. 多源协议要求网笼安装的网纹标志区域不允许放置元件或走线，网笼底部的任意层内最好都不要走线或敷铜。因为从内部敷铜面容性耦合到顶层的高频RF，将会引入共模电流到前面板上。如果网笼底部的区域确实需要用来布线，那么需要从PCB另一侧的底层开始布线；4. 在网笼区域下方不要走时钟或高速信号线；5. 如果Tx或Rx差分线从内层进行走线，那么过孔引起的反射会劣化回损指标，从而危及到信号完整性；6. 内层来的过孔不允许放置在网笼安装的网纹区域。623 10/100/1000 Base-T 以太网
16、接口的布线设计图 给出10/100 Base-T 与外部线缆接口的布线设计要求。1. 与外部线缆相关的所有端接元件都必须与RJ-45连接器直接相邻。2. 变压器中心抽头线缆侧的端接电容与外部线缆端接元件的绝缘性能，要能满足1500Vrms 1分钟； 3. 所有与线缆和变压器中心抽头线缆侧直接连接的端接元件，都必须以机壳地为终结参考。不要将外部线缆端接的元件放置在数字布线区域，或是将这些元件终结到数字布线区；4. 以太网收发芯片侧变压器的元件或走线都不允许放置在为以太网线缆输入的保留区域内。5. 理想的元件放置如上图所示，除了时钟线最好是放置在PCB板的另一侧以保证与以太网收发芯片时钟输入管脚的
17、最短连接。6. TX和RX差分线的走线不能与时钟和高速数字线相邻。7. 在RJ-45接口附近区域不允许放置时钟源，走时钟线或高速数字信号线。8. 除了屏蔽地，在以太网阻抗平衡变压器和变压器与RJ-45连接器之间的区域的正下方的任意层内都不允许有走线或敷铜面。记录1) 2) 3) 4) 5) 6) 7) RM-MS-Q-05/18) 9) 10) 11) 12) 13) 14) 15) 16) 17) 18) 19) 20) 21) 22) 23) 24) 25) 26) 27) 28) 29) 30) 31) 32) 33) 34) 35) 36) 37) 38) 39) 40) 41) 42
18、) 43) 44) 45) 46) 47) 48) 49) 50) 51) 52) 53) 54) 55) 56) 57) 58) 59) 60) 61) 62) 63) 64) 65) 66) 67) 68) 69) 70) 71) 72) 73) 74) 75) 76) 77) 78) 79) 80) 81) 82) 83) 84) 85) 86) 87) 88) 89) 90) 91) 92) 93) 94) 95) 96) RM-MS-Q-05/297) 98) 99) 100) 101) 102) 103) 104) 105) 106) 107) 108) 109) 110) 111
19、) 112) 113) 114) 115) 116) 117) 118) 119) 120) 121) 122) 123) 124) 125) 126) 127) 128) 129) 130) 131) 132) 133) 134) 135) 136) 137) 138) 139) 140) 141) 142) 143) 144) 145) 146) 147) 148) 149) 150) 151) 152) 153) 154) 155) 156) 157) 158) 159) 160) 161) 162) 163) 164) 165) 166) 167) 168) 169) 170) 171
20、) 172) 173) 174) 175) 176) 177) 178) 179) 180) 181) 182) 183) 184) 185) 186) 187) RM-MS-Q-05/3188) 189) 190) 191) 192) 193) 194) 195) 196) 197) 198) 199) 200) 201) 202) 203) 204) 205) 206) 207) 208) 209) 210) 211) 212) 213) 214) 215) 216) 217) 218) 219) 220) 221) 222) 223) 224) 225) 226) 227) 228) 2
21、29) 230) 231) 232) 233) 234) 235) 236) 237) 238) 239) 240) 241) 242) 243) 244) 245) 246) 247) 248) 249) 250) 251) 252) 253) 254) 255) 256) 257) 258) 259) 260) 261) RM-MS-Q-05/4262) 263) 264) 265) 266) 267) 268) 269) 270) 271) 272) 273) 274) 275) 276) 277) 278) 279) 280) 281) 282) 283) 284) 285) 286)
22、 287) 288) 289) 290) 291) 292) 293) 294) 295) 296) 297) 298) 299) 300) 301) 302) 303) 304) 305) 306) 307) 308) 309) 310) 311) 312) 313) 314) 315) 316) 317) 318) 319) 320) 321) 322) 323) 324) 325) 326) 327) 328) 329) 330) 331) 332) 333) 334) 335) 336) RM-MS-Q-05/5337) 338) 339) 340) 341) 342) 343) 344) 345) 346) 347) 348) 349) 350) 351) 352) 353) 354) 355) 356) 357) 358) 359) 360) 361) 362) 363) 364) 365) 366) 367) 368) 369) 370) 371) 372) 373) 374) 375) 376) 377) 378) 379) 380) 381) 382) 383) 384) 385) 386) 387) 388) 389) 390) 391) 392
