1、99进制加减手动自动计数器基础工程设计(论文)说明书题 目：M=99的十进制加/减可逆计数器院 （系）： 电子工程与自动化学院 专 业： 测控技术与仪器 学生姓名： 黄 昭 阳 学 号： 1100820216 指导教师： 黄 源 2013年9月13日引言 21 设计方案 31.1 手动方案 31.2 自动方案 42 实现方案 52.1 脉冲电路实现方案 52.2 手动加减可逆计数方案62.3 自动加减可逆计数方案72.4 74LS192功能介绍 82.5 译码电路及LED数码管 92.6 画出完整电路原理图103 制作电路板与调试 113.1 制作板子过程113.1.1 注意事项113.2 调
2、试步骤113.2.1 调试结果与分析114 基础工程设计总结 12谢辞13参考文献14附录15引言我们从数电的学习中可以知道，计数器是数电最基本也是最重要的知识。以74LS192为首的计数器电路单元也是很常见的电路。本次基础工程设计的目的就是强化我们对计数器的基础学习，同时深化学习掌握利用74LS192设计不同功能的计数器电路的能力。同时在本次基础工程设计中我们也掌握了proteus仿真软件的使用，以及加减可逆计数器的设计和调试方法。本次课题先是简要说明了M=99进制加减可逆计数器的基本原理和技术指标。本次报告中，我将陈述自己的设计方案和思路，制作过程还有总结体会。功能指标要求可以实现0到99
3、和99到0的加减计数方式，要求加减计数切换为手动和自动。即加减计数可利用数据选择器来实现加减自动转换。主要元器件74LS00，74LS20，NE555，74LS76，74LS192，74LS48及LED共阴数码管数码管。1 设计方案我设计的M=99进制加减可逆计数器电路的主要方案如下表所示计数方式CPUCPD加法CLK1减法1CLK现在要解决这一问题可以通过手动控制或者用一个数据选择器来实现加减可逆。1.1 手动方案用开关人为选择控制脉冲和高电平的输出从方案设计图1.1a可以看出，我可以手动控制让电路输出CLK给CPU且输出高电平给CPD让其实现加法计数。也可以让电路输出CLK给CPD而高电平
4、给CPU让其切换为减法技术电路。1.2 自动方案用JK触发器来组成一个数据选择器，选择控制脉冲和高电平的输出从方案设计图1.2a我们可以看出当计数器减法计数到00时，反馈信号通过反馈回路到达JK触发器，让JK触发器实现跳变从而让电路输出CLK给CPU且输出高电平给CPD让其实现加法计数。而当计数器加法计数到99时，反馈信号通过反馈回路到达JK触发器，让电路输出CLK给CPD而高电平给CPU让其切换为减法技术电路。2 实现方案2.1 脉冲电路实现方案如图2.1a所示脉冲信号发生器采用NE555定时器组成的多谐振荡电路来产生周期为1s的矩形脉冲信号，从而为计数器提供触发信号。我们可以通过R1，R2
5、，C1，C2来控制脉冲周期，而实际电路中我们可以通过调电位器R2来控制脉冲周期。有关参数及计算多谐振荡器的振荡周期计算公式：T=0.693*（R1+R2）*C1）各参数的值为：R1=100k，电位器R2=23k，C1=10uf。代入公式计算得T=1s2.2 手动加减可逆计数方案从图2.2a可以看出，要实现手动加法计数功能只要把单刀双制开关S2和S3打下让电路输出CLK给CPU且输出高电平给CPD即可实现加法计数功能。而要切换为减法计数功能也只需要打下S1和S4让电路输出CLK给CPD而高电平给CPU即可从加法计数状态转换为减法计数状态。2.2a2.3 自动加减可逆计数方案2.3a上图是利用JK
6、触发器的制0和制1的功能来做一个数据选择器，上图中用了3个JK触发器组成一个数据选择器。此部分是加减自动可逆功能的主要原理和主要元器件，用两片74LS76即可实现上述功能。2.3b从图2.3a及图2.3b可以看出图2.3a是脉冲信号发生器及数据选择器，而图2.3b是反馈回路。当计数器做加法计数到达99时会产生一个1111的反馈信号通过图上的4输入与非门变成0到达数据选择器的S端，同时也有反馈信号同过2输入与非门变成1到达数据选择器的R端。由3个JK触发器组成的数据选择器的工作情况是，S和R都是低电平有效，S是制1端而R是制0端。通过三个触发器组成数据选择器来实现电平跳变。从而让数据选择器的1端
7、输出CLK脉冲而2端输出高电平。同理可知当数据选择器做减法计数到00时，数据选择器的1端输出高电平而2端输出CLK，自动切换为加法计数，一直这样循环下去。2.4 74LS192功能介绍计数单元主要由两片74LS192十进制计数器组成，74LS192是同步十进制加减可逆计数器，它具有双时钟输入并具有制数和清零的功能，其引脚如图2.4a所示2.4a图中11管脚为制数端，UP为加计数端，DWN为减计数端，QA、QB、QC、QD为数据输出端，A、B、C、D为数据输入端。CLR数据清除端，CO为进位输出端，13管脚为借位输出端。其功能如表2.4b所示输入输出CLRLDUPDWNDCBAQAQBQCQD1
8、000000dcBAabcD011加计数011减计数2.5 译码电路及LED数码管我们主要是通过观察LED数码管的显示来了解，计数情况，所以这一部分不能缺少。这里我用两片74LS48和LED数码管来作为显示部分，LED数码管为38共阴极数码管。74LS48是BCD-7译码器，其输出是OC们输出且高电平有效，专用于驱动LED七段共阴极显示数码管。其功能是把输入的8421码译成七段码abcdefg，再由数码管显示相应的数字。74LS48的3、4、5管脚都要接高电平是为了让其工作在译码显示状态。2.6 画出完整电路原理图2.6a图2.6a是我的完整的电路原理图，设计好了原理图后我将导入pcb并布局布
9、线，开始制作板子。3 制作电路板与调试3.1 制作板子过程设计好原理图修改封装导入pcb布局布线打印pcb图纸印制铜板 腐蚀铜板钻孔焊接元器件测试与调试寻找错误修改更正3.1.1 注意事项学校发的板子仅为15*10，所以元器件尽可能布在这个范围内以节省板子。我设置的线宽为0.8mm，安全距离为0.8mm，过孔外径为1.5mm内径为0.7mm，焊盘外径为2mm，内径为0.7mm。在调试过程中应该分各个模块来调，发现问题要及时解决。3.2 调试步骤1. 仔细检查电路确认焊接无误且导线连接正确后才可接通电源。2. 在VCC和GND端接入5V的电压，看看数码管是否能正常显示并且计数。若不计数应分析原因
10、，并修改错误。3. 若数码管显示的数字能正常跳动，则可以进一步测试，看看其他功能是否符合要求。3.2 调试结果与分析接入电压时，数码管正常显示，但是计数方式为加2计数，也就是说乱跳了。我经过分析认为是555的脉冲有问题，所以到实验室用示波器观察并调了555的脉冲。我观察到555的脉冲波形为三角波而不是理论的矩形脉冲波。但我经过实验以及问过老师了解，只要有高低电平的跳变，计数器就可以计数。所以这一问题得到解决。再接入电压时，数码管能正常显示并且正常计数。说明原理图没有问题，焊接也没有问题。进一步观察到手动加减的功能完全可以实现。当打开自动加减功能时，其自动加减功能不能实现，也就是说不能实现从加法
11、自动切换为减法而减法也不能自动切换为加法。经过用万用表来检测和分析我人为是数据选择器的问题，换过芯片后，可以实现自动加减的功能了。4 基础工程设计总结基础工程设计是培养我们综合运用所学知识来设计一个作品。其目的是锻炼我们发现问题、分析问题并解决问题能力，主要是锻炼我们的综合实践能力。是对学生实际工作能力的具体训练和考察过程。通过这次的课设我学到了书本上面没有的知识，并自己发现和解决实际问题，锻炼了自己解决问题的能力并巩固了所学的知识。这次课设让我真正的设计一个实际的作品，我有机会遇到实际的问题对我来说是一次很好的学习机会。制作作品的过程中，我遇到了计数器计数方式为加2 的问题，还有加减不能自动
12、转换的问题。我自己分析并用示波器调了555的脉冲周期。更换了74LS76的芯片，终于能实现功能了。可是验收那天有来 问题了，加减又不能自动转换了。我想又是数据选择器有问题了，可是已经没办法了坏掉了。这次的课设让我知道光学好理论知识是没有用的，要通过实践来把理论知识运用到实际中去才是真正学到了知识。在课设过程中，不断有新的问题出现，这时候要自己动手动脑去解决实际的问题强化了我的自学能力和动手能力，积累了大量有用的设计经验。我人为做课设应该时刻保持积极的心态，从容应对问题。不能去抄袭别人的方案和思路，要冷静的思考，独立完成设计。要设计的人性化一点，这样有利与调试和修改。总之这段时间的课设我收获了很
13、多，看到自己做出了一个成功的作品，心里特别兴奋。觉得付出的劳动有了回报。谢 辞这次课设的圆满完成，我要感谢我的指导老师黄源老师，他给了我很大的帮助。同时还要感谢教授给我知识的所有老师，是他们的悉心教导让我积累了一定的专业知识，来完成这次的课设。同时还要感谢我们班的同学特别是科协的同学，他们分享了很多我都没有的经验，让我少走很多弯路。同时感谢学校给我这次课设的机会，以及这么好的环境。我为我能在这么好的学校念书而感到骄傲。同时再次感谢我的家人，我的老师，我的朋友，我的同学，谢谢！参考文献1 阎石.数字电子技术基础.华大学出版社，第五版，160312.2 周魏和黄雄华.数字逻辑电路实验，2007年版，41101.附 录我为了布局布线和调试方便，故将电路分为两个模块来制作
