欢迎来到冰点文库! | 帮助中心 分享价值,成长自我!
冰点文库
全部分类
  • 临时分类>
  • IT计算机>
  • 经管营销>
  • 医药卫生>
  • 自然科学>
  • 农林牧渔>
  • 人文社科>
  • 工程科技>
  • PPT模板>
  • 求职职场>
  • 解决方案>
  • 总结汇报>
  • ImageVerifierCode 换一换
    首页 冰点文库 > 资源分类 > DOCX文档下载
    分享到微信 分享到微博 分享到QQ空间

    实验五计时器和倒计时的系统设计.docx

    • 资源ID:1847535       资源大小:1.86MB        全文页数:10页
    • 资源格式: DOCX        下载积分:3金币
    快捷下载 游客一键下载
    账号登录下载
    微信登录下载
    三方登录下载: 微信开放平台登录 QQ登录
    二维码
    微信扫一扫登录
    下载资源需要3金币
    邮箱/手机:
    温馨提示:
    快捷下载时,用户名和密码都是您填写的邮箱或者手机号,方便查询和重复下载(系统自动生成)。
    如填写123,账号就是123,密码也是123。
    支付方式: 支付宝    微信支付   
    验证码:   换一换

    加入VIP,免费下载
     
    账号:
    密码:
    验证码:   换一换
      忘记密码?
        
    友情提示
    2、PDF文件下载后,可能会被浏览器默认打开,此种情况可以点击浏览器菜单,保存网页到桌面,就可以正常下载了。
    3、本站不支持迅雷下载,请使用电脑自带的IE浏览器,或者360浏览器、谷歌浏览器下载即可。
    4、本站资源下载后的文档和图纸-无水印,预览文档经过压缩,下载后原文更清晰。
    5、试题试卷类文档,如果标题没有明确说明有答案则都视为没有答案,请知晓。

    实验五计时器和倒计时的系统设计.docx

    1、实验五计时器和倒计时的系统设计实验五-计时器和倒计时的系统设计桂林电子科技大学实验报告2015-2016学年第二学期开 课 单 位 海洋信息工程学院 适用年级、专业 13级电子信息工程 课 程 名 称 EDA技术与应用 主 讲 教 师 覃琴 实 验 名 称 计时器和倒计时器系统设计 学 号 1316030515 姓 名 魏春梅 实验五 计时器和倒计时的系统设计一、实验目的1掌握用Verilog HDL文本输入法设计计时电路的方法,并听歌电路仿真和硬件验证,进一步了解计时器的功能和特性。2掌握用Verilog HDL文本输入法设计倒计时电路的方法,并听歌电路仿真和硬件验证,进一步了解倒计时器的功

    2、能和特性。二、实验原理1计时器24小时计时器的电路框图如图8.1所示。24小时计时器由2个60进制加计数器和1个24进制加计数器构成,输入CLK为1Hz(s)的时钟,经过60进制加计数后产生1分钟的进位时钟信号,在进过60进制加计数后产生1小时的进位时钟信号送给24进制加计数器进行加计数,当加计数达到23:59:59后,再来一个秒脉冲,产生时的进位输出,将两个60进制加计数器和一个24进制加计数器的输出送数码管显示。得到计时器的显示结果,其中秒脉冲有EDA实训仪上的20MHz晶振分频得到。2倒计时器24小时倒计时器的电路图8.2如下 24小时倒计时器有2个60进制减计数器和一个24进制减计数器

    3、构成,输入CLK为1Hz(s)的时钟,经过60进制减计数产生1分钟的借位时钟信号,再经过60进制减计数后产生1小时的借位时钟信号24进制减计数器进行减计数,当减计数到达00:00:00后,产生时的借位输出,同时24小时进制减计数器进行减计数,并发出提醒信号,将两个60进制减计数器和一个24进制减计数器的输出送数码管显示,得到倒计时的显示结果,其中,秒脉冲有EDA实训仪上的20MHz晶振分频得到。三、实验设备1EDA实训仪一台2计算机一台(装有Quartus 2软件)四、实验内容1计时器 在Quartus 2软件中,按照实验原理中24小时计时器的电路框图,用Verilog HDL编程设计计时器电

    4、路,然而进行编辑编译、仿真、引脚设定,并下载到EDA实训仪中进行验证。 注:用EDA实训仪上的20MHz晶振作为计时器时钟输入端,按键S8S6分别作为计时器的校时、校分、校秒输入端,拨动开关S0作为计时器的清零输入端,拨动开关S1作为计时器的暂停输入端,用数码管SEG5SEG0分别作为时、分、秒的输出端,用发光二极管L0作为进位输出端COUT。2倒计时器在Quartus 2软件中,按照实验原理中24小时倒计时器的电路框图,用Verilog HDL编程设计倒计时器电路,然后进行编辑、编译、仿真、引脚的锁定,并下载到EDA实训仪中进行验证。注:用EDA实训仪上的20MHz晶振作为计时器时钟输入端,

    5、按键S8S6分别作为计时器的校时、校分、校秒输入端,拨动开关S0作为计时器的清零输入端,拨动开关S1作为计时器的暂停输入端,用数码管SEG5SEG0分别作为时、分、秒的输出端,用发光二极管L0作为进位输出端COUT。五、实验预习要求1复习理论课本有关计数器的内容,并认真阅读实验指导书,分析、掌握实验原理,熟悉理论课本中Quartus 2软件的使用方法。2按照实验内容的要求,编写相应的实验程序,写出相应的实验步骤。实验步骤1建立工程文件jishiqi。新建Verilog HDL文件编写60进制和24进制加减计时器。2建立波形仿真。3编译下载(1)源程序(4)二十四进制波形仿真图(5)计时器原理图

    6、(6)计时器原理图波形仿真波形图中红色圆圈为延时区域。当clrn为高电平时,清零(7)结果图六、实验总结1总结用Verilog HDL进行分频器和计数器电路设计的方法。此次实验为计时器。Clk是秒时钟输入端;clrn是清除输入端,低电平有效。Jm,jf,js是校正秒,分,时的输入端。下降沿有效;qm7.0、qf7.0、qs7.0分别是秒、分、时的输出端,当sel为1时,为计时器,当sel为0时,为到计时器。Cout是脉冲输出端。2对本次实验进行总结 由仿真结果得知clrn为高电平时,输出为0。当clrn为低电平时,sel为1时,qm7.0、qf7.0进行从0到59加法计数;qs7.0进行从0到23加法计数。Sel为0的时候,qm7.0、qf7.0进行从0到59减法计数;qs7.0进行从0到23减法计数。这次的实验在完成程序仿真调试过程中,出现了很多小问题,这些问题虽然简单,但真正解决起来还是比较棘手的。例如,仿真不出波形。后面发现是要设置成16进制的状态下。波形出来后,发现只实现时间加,而减法没有用到。经过检查原来是在源程序里忘记加sel的语句了。数码管显示时、分、秒的位置错乱,或者是某一位数码管不亮,原来是pin设置错误,为了解决这个问题,又重新设置pin。


    注意事项

    本文(实验五计时器和倒计时的系统设计.docx)为本站会员主动上传,冰点文库仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私,请立即通知冰点文库(点击联系客服),我们立即给予删除!

    温馨提示:如果因为网速或其他原因下载失败请重新下载,重复下载不扣分。




    关于我们 - 网站声明 - 网站地图 - 资源地图 - 友情链接 - 网站客服 - 联系我们

    copyright@ 2008-2023 冰点文库 网站版权所有

    经营许可证编号:鄂ICP备19020893号-2


    收起
    展开