1、实验三七段数码显示译码器设计实验三 七段数码显示译码器设计一、实验目的1、了解显示译码器的结构和理解其工作原理。2、学习7段数码显示译码器设计。3、学习VHDL的多层次设计方法。二、实验仪器PC机，操作系统为Windows2000/XP，本课程所用系统均为WindowsXP（下同），Quartus II 5.1设计平台。GW48系列SOPC/EDA实验开发系 统。三、实验原理 1、七段字符显示器 为了能以十进制数码直观地显示数字系统的运行数据，符显示器有七段可发光的线段拼合而成。常见的七段字符显示器有半导体数码管和液晶显示器两种。 图3-1是半导体数码管BS201A外形图，这种数码管的每个线段
2、都是一个发光二极管（Light Emitting Diode，简称LED），因而把它叫做LED数码管或LED七段显示器。 图3-1发光二极管使用的材料与普通的硅二极管和锗二极管不同，有磷砷化镓，磷化镓，砷化镓等几种，而且半导体中的杂质浓度高。当外加正电压时，大量的电子和空穴在扩散过程中复合，其中一部分电子从导带跃迁到价带，把多余的能量以光的形式释放出来，便发出一定波长的可见光。 磷砷化镓发光二极管发出光线的波长与磷和砷的比例有关，含磷的比例越高波长越短，同时效率也随之降低。目前生产的磷砷化镓发光二极管发出的光线波长在6500左右，呈橙红色。另外一种常用的七段字符显示器是液晶显示器（Liquid
3、 Crystal Display,简称LCD）。液晶是一种即具有液体的流动性有具有光学特性的有机化合物。它的透明度和呈现的颜色手外加电场的影响，利用这一特点边可作成字符显示器。在没有外加电场的情况下，液晶分子按一定取向整齐地排列着，这时液晶为透明状态，射入的光线大部分由反射电极反射回来，显示器呈白色。在电极上加上电压后，液晶分子因电离而产生正离子，这些正离子在电场的作用下运动并碰撞其他液晶分子，破坏了液晶分子的整齐排列，使液晶呈现混浊状态。这时射入的光线散射后仅有善良反射回来，故显示器呈暗灰色。这样现象称为动态散射效应。外加电场消失有，液晶又恢复到整齐排列的状态。如果将七段透明的电极排列成8字
4、形，那么只要选择不同的电极组合并加一正电压，便能显示各种来。本实验我们采用了半导体数码管，即LED。2、具体原理7段数码是纯组合电路，通常的小规模专用IC，如74或4000系列的器件只能作十进制BCD码译码，然而数字系统中的数据处理和运算都是2进制的，所以输出表达都是16进制的，为了满足16进制数的译码显示，最方便的方法就是利用译码程序在FPGA/CPLD中来实现。但为了简化过程，首先完成7段BCD码译码器的设计。如图3-1作为7段BCD码译码器，输出信号LED7S的7位分别接如图3-1数码管的7个段，高位在左，低位在右。例如当LED7S输出为“1101101”时，数码管的7个段：g、f、e、
5、d、c、b、a分别接1、1、0、1、1、0、1；接有高电平的段发亮，于是数码管显示“5”。四、实验步骤1、根据我们所用实验箱的电路特点，本实验我们选用模式6来进行本次实验，用数码8显示译码输出(PIO46-PIO40)，键8/7/6/5四位控制输入，硬件验证译码器的工作性能。（实验前检查实验箱左下拨动开关DIP4向下，数码管下拨动开关全部向上）模式6原理图如图3-2(选择模式6后，按系统复位键复位)图3-2 模式6电路图2、新建工程第一步参照前例，因在本次实验中需用到芯片，所以还要设定一些其他参数。前两个实验到这里直接点击“Finish”完成一个工程的建立，现在点击“Next”来调用芯片。点击
6、“Next”选择芯片类型，这次选择“ACEX1K”点击“Next”。再点击“Next”点击“Finish”完成工程建立。这里在工程的建立中同时确定了要用到的芯片型号及一些参数。3、程序输入及编译新建文件并输入程序（同第二个实验）并进行编译。4、管脚分配与锁定：程序通过编译成功后，根据模式6电路的连接方法，具体查EDA/SOPC技术实验讲义附录第三节（P55），GWAK30/50EP1K30/20/10TQC144 芯片管脚说明，点击Tools-programmer，或点击菜单栏中的快捷键 出现如下界面：点击“Hardware Setup”如果没有显示硬件，点击“Add Hardware”添加硬
7、件，然后点击“Close”。添加硬件之后，就要进行管脚分配了，点击“Assignments-pins”，如下图：点击 “new” 添加信号名称，及锁定管脚，如下图：5、程序下载：分配管脚之后要进行编译，编译通过之后在窗口菜单中点击 在“program/Configure”栏下方的小方框中打勾，最后点击“Start”进行程序下载，五、问题讨论与提高 1、将本实验改成16进制7段译码器重复以上步骤。2、讨论语句WHEN OTHERS=NULL的作用。对于不同的VHDL综合器，此句是否具有相同含义和功能？3、实验报告：根据以上的实验内容写出实验报告，包括程序设计、软件编译、仿真分析、硬件测试和详细实
8、验过程；设计原程序，程序分析报告、仿真波形图及其分析报告。附录：程序清单： LIBRARY IEEE ; USE IEEE.STD_LOGIC_1164.ALL ; ENTITY DecL7S IS PORT ( A : IN STD_LOGIC_VECTOR(3 DOWNTO 0) ; LED7S : OUT STD_LOGIC_VECTOR(6 DOWNTO 0) ) ; END ; ARCHITECTURE one OF DecL7S IS BEGIN PROCESS( A ) BEGIN CASE A(3 DOWNTO 0) IS WHEN 0000 = LED7S LED7S LED7S LED7S LED7S LED7S LED7S LED7S LED7S LED7S NULL ; END CASE ; END PROCESS ; END ;
