1、数字频率计设计学 号： 0120809320411课 程 设 计题 目数字频率计设计学 院信息工程学院专 业通信工程班 级通信0804 姓 名肖珍军指导教师刘雪冬 2010 年 7月 6日课程设计任务书学生姓名： 肖珍军 专业班级： 通信0804 指导教师： 刘雪冬 工作单位： 信息工程学院 题 目: 数字频率计设计 初始条件：555、74LS123、74LS90、74LS273等元器件要求完成的主要任务: （包括课程设计工作量及其技术要求，以及说明书撰写等具体要求）用中小规模集成电路设计一台简易的数字频率计，频率显示为四位，显示量程为四挡 , 用数码管显示。 1HZ9.999KHZ ，闸门时
2、间为 1S ； 10HZ99.99KHZ, 闸门时间为 0.1S ；100HZ999.9KHZ, 闸门时间为 10MS ；1KHZ9999KHZ, 闸门时间为 1MS ；时间安排：7.1： 理论设计7.27.4：安装调试或仿真7.5： 撰写报告7.6： 答辩指导教师签名： 2010年 7月 6日系主任签名： 2010年 7 月 6日目录摘要 3数字频率计的设计 51数字频率计计测频的基本原理 52数字频率计的主要计数指标 62.1 频率准确度 62.2 频率测量范围 62.3 数字显示位数 72.4 测量时间 73设计思路及方案对比 731由ICM7216D构成的数字频率计 732 运用单片机
3、设计数字频率计 833我的电路分析 94数字频率计的设计 94.1 放大整形电路 94.2 时基电路 104.3 逻辑控制电路 114.4锁存器 124.5计数、锁存、译码显示电路的设计 135实验的原理图 146实验原理说明 147各部分电路仿真 157.1放大整形电路 157.2时基电路 157.3逻辑控制电路 167.4锁存电路 167.5整体电路图 178实验内容 188.1电路制作与调试 189元件清单 1910小结体会 2011参考文献 21 摘要频率计的基本原理是用一个频率稳定度高的频率源作为基准时钟，对比测量其他信号的频率。通常情况下计算每秒内待测信号的脉冲个数，此时我们称闸门
4、时间为1秒。闸门时间也可以大于或小于一秒。闸门时间越长，得到的频率值就越准确，但闸门时间越长则没测一次频率的间隔就越长。闸门时间越短，测的频率值刷新就越快，但测得的频率精度就受影响。本文数字频率计是用数字显示被测信号频率的仪器，被测信号可以是正弦波，方波或其它周期性变化的信号。如配以适当的传感器，可以对多种物理量进行测试，比如机械振动的频率，转速，声音的频率以及产品的计件等等。因此，数字频率计是一种应用很广泛的仪器。AbstractThe basic principle is the frequency with a frequency stability of high frequency
5、source as a benchmark, compared to other signal measurement clock frequency. Usually calculated per pulse signal to the gate, we say the number 1 SEC. Time, Gate time can also is greater or less than a second. The longer gate, the more accurate were frequency value, but the gate is no longer a frequ
6、ency measurement of interval is longer. Gate time is shorter, measurement of frequency value refresh the sooner, but the measurement accuracy frequency. Article. Digital frequency is measured by using digital display signal frequency instrument, the signal can be sine wave, square or other periodic
7、change of signal. If using appropriate sensor, to test, such as the variation of mechanical vibration frequency, speed, and the voice of the frequency of product piece etc. Therefore, digital frequency is a kind of very wide application of instrument. 数字频率计的设计1数字频率计计测频的基本原理数字频率计是直接用十进制数字来显示被测量信号频率的一
8、种测量装置，它不仅可以测量正弦波、方波、三角波和尖端冲信号的频率，而且还可以测量它们的周期。所谓频率，就是周期性信号在单位时间 (1s) 内变化的次数若在一定时间间隔 T 内测得这个周期性信号的重复变化次数为 N ，则其频率可表示为 f=N/T 。原理框图中，被测信号 Vx经放大整形电路变成计数器所要求的脉冲信号，其频率与被测信号的频率fx相同。时基电路提供标准时间基准信号，其高电平持续时间t1=1s,当1s信号来到时，闸门开通，被测脉冲信号通过闸门，计数器开始计数，直到1s信号结束时闸门关闭，停止计数。若在闸门时间1S内计数器计得的脉冲个数为N，则被测信号频率fx=NHz。逻辑控制电路的作用
9、有两个：一是产生锁存脉冲，使显示器上的数字稳定；二是产生“0”脉冲，使计数器每次测量从零开始计数。2数字频率计的主要计数指标2.1 频率准确度 一般用相对误差来表示，即式中，为量化误差（即1个字误差），显然，当闸门时间T选定后，fx越高，量化误差就越小；为闸门时间相对误差，主要由时基电路标准频率的准确度决定，。2.2 频率测量范围 在输入电压符合规定要求值时，能够正常进行测量的频率区间叫频率测量范围.频率测量范围主要由放大整形电路的频率响应所决定。2.3 数字显示位数 频率计的数字显示位数决定频率计的分辨率.位数越多，分辨率越高。2.4 测量时间 频率计完成一次测量所需要的测量时间，包括准备、
10、计数、锁存和复位时间。3设计思路及方案对比31由ICM7216D构成的数字频率计图2 由ICM7216D构成的数字频率计电路图由ICM7216D构成的10MHZ频率计电路采用+5V单电源供电。高精度晶体振荡器和构成10MHz并联振荡电路，产生时间基准频率信号，经内部分频后产生闸门信号。输出分别连接到相应数码显示管上。ICM7216D要求输入信号的高电平大于3.5V，低电平小于1.9V，脉宽大于50ns，所以实际应用中，需要根据具体情况增加一些辅助电路。优点：这个电路由于芯片集成度相对较高，所以电路设计较为简单，操作比较简单。而且精确度高。缺点：对于芯片不太熟悉，而且由于集成度太高，缺少电路设计
11、，仿真软件中并没有这个芯片。由于输出级需要相应的辅助电路，为电路设计带来很大麻烦。32 运用单片机设计数字频率计 图3 单片机数字频率计实现框图 图 4 单片机引图频率计的计数和显示部分可以由单片机及其最小系统完成，将适用于计数以及显示的程序烧入单片机内，再根据时基电路、放大整形电路、倍频锁相电路一起构成频率计。由于学过单片机相关教程，掌握一定的编程能力，所以用单片机实现数字频率计还是可行的。优点：由于用到单片机，控制电路计数等功能通过编写程序实现，减少了相关硬件的使用，降低了成本。而且利用C语言程序有很强的可修改性。缺点：利用单片机需要最小系统，还需要了解最小系统，而且对于编程能力要求很高，
12、对于初学者来说要求还是过高了。33我的电路分析数字频率计是用数字显示被测信号频率的仪器，被测信号可以是正弦波，方波或其它周期性变化的信号。它一般由放大整形电路、时基电路、逻辑控制电路、闸门电路、计数器、锁存器、译码器、显示器等几部分组成。其基本原理是用一个频率稳定度高的频率源作为基准时钟，对比测量其他信号的频率。通常情况下计算每秒内待测信号的脉冲个数，此时我们称闸门时间为1秒。闸门时间也可以大于或小于一秒。待测信号经过放大整形电路之后，输出一个与待测信号同频率的矩形脉冲信号，该信号在检测闸门经过选通信号的合成，产生计数信号。控制脉冲经过控制器中的门电路分别产生锁存信号和计数器清零信号。计数信号
13、并与锁存信号和清零复位信号共同控制计数、锁存和清零三个状态，然后通过数码显示器件进行显示。图5 数字频率计整体框图及各信号波形关系图4数字频率计的设计4.1 放大整形电路放大整形电路由晶体管 3DGl00与74LS00等组成，其中3DGl00组成放大器将输入频率为周期信号如正弦波、三角波等进行放大。与非门74LS00构成施密特触发器，它对放大器的输出信号进行整形，使之成为矩形脉冲。其电路如图： 图6 放大整形电路其中由C1端输入未知频率的波，74LS00组成的施密特触发器将从3DG00放大的信号进行整形变换，得到需要的方波.4.2 时基电路时基电路的作用是产生一个标准时间信号（高电平持续时间是
14、1s），由定时器555构成的多谐震荡器产生（当标准时间的精度要求较高时，应通过晶体震荡器分频获得）。若震荡器的频率，其中。由公式和，可计算出电阻R1、R2及电容C的值。若取电容C=10uF，则 k 取标称值36 kk 取=47 k，RP =100 k图7 时基电路电路图4.3 逻辑控制电路根据图原理框图b所示波形，在时基信号II结束时产生的负跳变用来产生锁存信号，锁存信号的负跳变又用来产生清“0”信号V。脉冲信号和V可由两个单稳态触发器74LSl23产生，它们的脉冲宽度由电路的时间常数决定。设锁存信号和清“0”信号V的脉冲宽度相同，如果要求tw=0.02s ，则有tw=0.45RextCext
15、=0.02s，若取Rext=10k，则Cext=tw/0.45Rext=4.4uf，取标称值4.7uf,由74LSl23的功能表可得，当, 触发脉冲从 1A端输入时，在触发脉冲的负跳变作用下，输出端1Q可获得一正脉冲端,一非Q端可获得一负脉冲，其波形关系正好满足原理框图 b所示波形和V的要求。手动复位开关S按下时，计数器清“ 0 ”。其组成图如图所示：图8 逻辑控制电路其中U1A中的A端接时基电路的输入端和由74LS00构成的闸门的一个输入，电源电压均选择为5V以得到高电平.Q端接到由74 LS273的CP端.U2A的Q端接到作为开关的7400的一端输入.附：74LS123的功能表 4.4锁存
16、器锁存器的作用是将计数器在1S 结束时所计得的数进行锁存，使显示器上能稳定地显示此时计数器的值，如图6(b)所示，1S 计数时间结束时，逻辑控制电路发出锁存信号L，将此时计数器的值送译码显示器。根据题目要求4位数字显示，即计数需用4位十进制计数器，共有16个计数输出端，故锁存器可用两片8D锁存器74LS273来完成上述锁存功能。当闸门时间到时，逻辑控制电路一方面关闭计数闸门停止计数，另一方面产生锁存信号L，将计数值锁存并送译码显示。可见在电路设计时，只需将74LS273的数据输入端接个计数器的相应输出端，将74LS273的输出端接译码器的相应输入端，同时将锁存信号L接74LS273的时钟输入端
17、即可。4.5计数、锁存、译码显示电路的设计这部分电路是频率计内作重要的电路部分，由计数器、锁存器、译码器、显示器和单稳态触发器组成。其中计数器按十进制计数，由4个异步十进制计数器74ls90构成，一次从个位开始计数，向上位发出进位信号进而使高位开始计数。计数输出如果电路中不接锁存器，则显示器上的显示数字就会随计数器的状态不停地变化，要使计数器停止计数时，显示器上的数字显示能稳定，就必须在计数器后接入锁存器。锁存器的工作是受单稳态触发器控制的。门控信号的下降沿使单稳态触发器1进入暂稳态，单稳1的上升沿作为锁存器的时钟脉冲。为了使计数器稳定、准确的计数，在门控信号结束后，锁存器将计数结果锁存。单稳
18、1的暂态脉冲的下降沿使单稳2进入暂态，利用2的暂态对计数器清零，清零后的计数器又等待下一个门控信号到来重新计数。锁存器的作用是将计数器在1s结束时所得的数进行锁存，使显示器稳定地显示此时计数器的值。1s计数时间结束时，逻辑控制电路发出锁存信号，将此时计数器的值送至数码显示器。选用锁存器74LS273可以完成上述功能。当时钟脉冲CP的正跳变来到时，锁存器的输出等于输入，即Q=D，从而将计数器的输出值送到锁存器的输出端。正脉冲结束后，无论D为何值，输出端Q的状态仍保图9 计数、锁存、译码电路持原来的状态不变。所以在计数期间内，计数器的输出不会送到译码显示器。锁存器在一个有效脉冲到来后将计数器输出信
19、号锁存，并输出到数码管译码器，四片译码器用74ls48实现。5实验的原理图 图10 实验电路图6实验原理说明当时基电路有低电平转化为高电平，此时，闸门开通，信号通过输出到计数器端开始计数.当时基电路由高电平转换为低电平后，锁存器上会有一个向上的脉冲，从而时显示器的读书稳定.当锁存脉冲由高到低变化后由2Q非端直接输入到计数器端清零.当频率高于10KHZ时候，计数器的最高位会产生进位脉冲，使得多路数据选择器74LS90加1，那么数据选择器将选择上一次频率0.1倍的分频信号.通过138译码器使得显示器的小数点向右移动一位，使得频率测量范围扩大10倍.当频率高于100KHZ时候，同理数据选择器会选择0
20、.01倍的分频信号.通过138译码器使得小数点右移动两位，频率测量范围扩大100倍.7各部分电路仿真7.1放大整形电路7.2时基电路7.3逻辑控制电路7.4锁存电路7.5整体电路图8实验内容 8.1电路制作与调试 对制作好的 PCB板，或准备好的面包板，按照装配图或原理图进行器件装配，装配好之后进行电路的调试。调试规则为：8.1.1通电准备 打开电源之前，先按照系统原理图检查制作好的电路板的通断情况，并取下 PCB 上的集成块，然后接通电源，用万用表检查板上的各点的电源电压值，完好之后再关掉电源，插上集成块。8.1.2单元电路检测 接通电源后，用双踪示波器 ( 输人耦合方式置 DC 档 ) 观
21、察时基电路的输出波形，应如波形图 (b) 所示的波形，其中t1=1s ， t2 =0.25s ，否则重新调节时基电路中 R1 和 R2 的值，使其满足要求。然后改变示波器的扫描速率旋钮，观察 74LSl23 的第13 脚和第10 脚的波形，应有如波形图 (b) 所示的锁存脉冲和清零脉冲 V 的波形。将 4 片计数器 74LS90 的第 2 脚全部接低电平，锁存器 74LS273 的第 11 脚都接时钟脉冲，在个位计数器的第 14 脚加入计数脉冲，检查 4 位锁存、译码、显示器的工作是否正常。8.1.3系统连调 在放大电路输入端加入Vpp=1v ，f=1khz 的正弦信号，用示波器观察放大电路和
22、整形电路的输出波形，应为与被测信号同频率的脉冲波，显示器上的读数应为 1000Hz 。9元件清单 给定的主要器件174LS1231片25551片374LS484片474LS907片574LS2732片674LS921片774LS002片874LS741片974LS1511片1074LS1381片11数码显示器BS2024只123DG1001只13电阻 电容若干10小结体会该实验是一向学习数电以来特别复杂，综合性强的设计性实验.要求我们熟练运用所学过的知识灵活运用.将数电这门课程中，典型而又常用的器件烂熟于心.例如译码器138，数据选择器151和计数器90的功能和运用.该项设计性实验培养我们独立
23、思考的能力，和逻辑的分析能力.例如设计前必须胸有轮廓，首先该了解频率计数器的基本原理，各单元组成.进而理解各电路单元的组成结构，如何运用已知的器件实现某个条件，达到目的.在这次数电课设时间中，我独立完成了设计报告的书写、相关资料的查询和搜集、电路图的制作仿真、电路相关数据和参数的整理和分析、电子元件的购买及焊接等任务。在课程设计的过程中，自己遇到了这样那样的困难，但运用自己的相关知识、查阅相关资料，并不断和同学们讨论研究，最后成功找到了比较恰当的解决方法。在相关材料的搜集过程中，不同设计方式和电路图都有各自特点和相关要求，这些材料的整理和对比就花费了自己很多的精力。因为这些材料中的器件、芯片和
24、工作方式等有很多是自己在课堂的学习中从来没有遇到过的，我们必须利用一切方式查找到相关的资料，自学其相关的原理等。所设计电路的实际可行性、经济效益等也是在这次课程设计过程中必须要考虑到的问题。在课程设计的过程中的主要收获有：对书本上的理论知识有了更深刻的理解在仿真模拟过程中，不断利用课堂所学理论知识对电路进行调整和修改；最终实现设计目的过程是自己从另一个层面又一次学习的过程。又一次亲身体会到了“理论的目的最终归于实践”这一哲理；认识到我们在学校所学习的一切最终都是要为自己今后投入真实的工作中、实际产品的开发和使用中服务的；学习到了若干在今后学习生活中，或者走出校门时对自己有帮助的软件等的使用方法
25、，并能够熟练运用multisim10等软件进行电路的设计、分析、模拟等；我还学会了如何独立思考问题、分析问题和解决问题的方法；提高了自己的独立自考意识。通过此次设计，也培养了我们的专业学习能力。通过对所设计电路的仿真，我们掌握了一些基本的使用专业软件的能力，为我们以后的专业学习打下基础。11参考文献1 谢自美 主编电子线路设计 实验 测试（第三版） 华中科技大学出版社2 康华光 主编电子技术基础数字部分（第五版） 华中科技大学出版社3 吴友宇 主编 数字电子技术基础 清华大学出版社3 方建邦 主编电子线路基础 高等教育出版社4 电工电子实验教学中心技术论坛 实验五 频率计5孙梅生 主编电子技术
26、基础课程设计 高等教育出版社6许自图 主编电子电路原理分析与仿真 西安电子工业出版社7 蔡明生 主编电子设计 高等教育出版社8孙梅生 主编电子技术基础课程设计 高等教育出版社9黄智伟 主编全国大学生电子设计竞赛训练教程 北京电子工业出版社10梁宗善 主编新型集成电路的应用电子技术基础课程设计 华中科技大学出版社本科生课程设计成绩评定表姓 名肖珍军性别 男专业、班级通信工程0804课程设计题目：数字频率计设计课程设计答辩或质疑记录：1. 该电路有哪些模块构成？ 该电路由放大整形电路、时基电路、逻辑控制电路和计数、锁存、译码显示电路组成。2. 锁存器的作用是什么？ 锁存器的作用是将计数器在1s结束时所得的数进行锁存，使显示器稳定地显示此时计数器的值。1s计数时间结束时，逻辑控制电路发出锁存信号，将此时计数器的值送至数码显示器。3. 该电路图测频率的基本原理？ 被测信号 Vx经放大整形电路变成计数器所要求的脉冲信号，其频率与被测信号的频率fx相同。时基电路提供标准时间基准信号，其高电平持续时间为1s,当1s信号来到时，闸门开通，被测脉冲信号通过闸门，计数器开始计数，直到1s信号结束时闸门关闭，停止计数。若在闸门时间1S内计数器计得的脉冲个数为N，则被测信号频率fx=NHz。 成绩评定依据：最终评定成绩（以优、良、中、及格、不及格评定）指导教师签字： 20010年7月 6日
