1、常用基本数字集成电路应用设计课程设计题目：常用基本数字集成电路应用设计学生姓名：学 号：院 系：专业班级： 指导教师姓名及职称： 起止时间： 课程设计评分：常用基本数字集成电路应用设计1.多谐振荡器概述 多谐振荡器是一种自激振荡器，它不需要输入触发信号，接通电源后就可自动输出矩形脉冲。由于矩形脉冲含有丰富的谐波分量，因此，常将矩形脉冲产生电路称为多谐振荡器。1.1非门电路构成的多谐振荡器设计1.1.1基本原理 门电路构成多谐振荡器 非门作为一个开关倒相器件，可用以构成各种脉冲波形的产生电路。电路的基本工作原理是利用电容器的充放电，当输入电压达到与非门的阈值电压VT 时，门的输出状态即发生变化。
2、因此，电路输出的脉冲波形参数直接取决于电路中阻容元件的数值。 （1）不对称多谐振荡器 非对称型多谐振荡器的输出波形是不对称的，当用TTL与非门组成时，输出脉冲宽度 tw1=RC, tw2=1.2RC, T=2.2RC 调节 R和C值，可改变输出信号的振荡频率，通常用改变C实现输出频率的粗调，改变电位器R实现输出频率的细调。图1为不对称多谐振荡器，为了使电路产生振荡，要求U1A和U1B两个反向器都工作在电压传输特性的转折区，即工作在放大区。（2）对称型多谐振荡器 电路完全对称，电容器的充放电时间常数相同, 故输出为对称的方波。改变R和C的值，可以改变输出振荡频率。非门3用于输出波形整形。 一般取
3、R1K,当R1R2=1K，C1=C2100pf100f时，f可在几HzMHz 变化。脉冲宽度tw1tw20.7RC，T1.4RC.图2中，U1A和U1B两个反向器之间经电容C1和C2耦合形成正反馈回路。(3) 石英晶体稳频的多谐振荡器 当要求多谐振荡器的工作频率稳定性很高时， 上述几种多谐振荡器的精度已不能满足要求。为此常用石英晶体作为信号频率的基准。用石英晶体与门电路构成的多谐振荡器常用来为微型计算机等提供时钟信号。 图3所示为常用的晶体稳频多谐振荡器。 （a） 、 (b)为TTL器件组成的晶体振荡电路； （c） 、(d)为CMOS器件组成的晶体振荡电路， 一般用于电子表中，其中晶体的f0=
4、32768Hz。 图3（c）中，门1用于振荡，门2用于缓冲整形。Rf是反馈电阻，通常在几十兆欧之间选取， 一般选22M。R起稳定振荡作用，通常取十至几百千欧。C1是频率微调电容器，C2用于温度特性校正。图4 晶体振荡器1.1.2电路仿真（1）非门电路的模型如图5所示图5 非门电路模型（2）不对称多谐振荡器 根据图 5，建立非门的模块电路，并搭建不对称仿真电路，如下图 6所示。完成电路仿真。改变电阻 R9 和电容 C1 的数值，对输出的波形和频率有什么变化。根据电阻电容的数值，计算理论的输出频率，并与实测的频率进行比较。 图6 不对称仿真电路图 图7 仿真结果图根据频率计算公式改变R9阻值和C1
5、的容量，在一定范围内，增大R9阻值会使占空比发生改变，并且使频率减小，同样，增大C1容量，会使频率减小。（3）对称多谐振器 根据电阻电容的数值，计算理论的输出频率，并与实测的频率进行比较。图8 对称多谐振荡器理论频率值 图9 仿真结果图1.2 555定时器构成的多谐振荡器设计1.2.1 555定时器内部电路构成如图10由电阻分压器、电压比较器、基本 RS触发器、输出缓冲反相器、集电极开路输出三极管组成。图10 555内部电路555 功能表1.2.2 555定时器原理图11 555定时器电路图 电路如图11所示，将555定时器将端和TH端相连，对地接电容C1，对电源接电阻R1和R2，为C1提供充
6、电回路。R2为C1放电回路中的电阻，C2起滤波作用，主要用于消除高频干扰，以保证内部比较器阈值电平的稳定，这样便组成了多谐振荡器。1.2.3 555多谐振荡器参数计算多谐振荡器的周期T为为Uc由1/3V充到2/3V所需的时间，为Uc由2/3V下降到1/3V所需的时间。它们的计算公式为，所以有仿真电路图如图12所示图12 仿真电路图图13 仿真波形图占空比： 1.2.4 555定时器构成的占空比可调的多谐振荡器 图14 555定时器构成的占空比可调的多谐振荡器2 N进制计数器与显示仿真设计2.1 由三位的十进制计数器 74LS160 构成 0999 的计数器K1 为计数时钟按钮，每按下一次，产生
7、一个计数时钟，K2为异步清零时钟。图15 0999 的计数器2.1.1 图15电路分析（1）上面电路通过74ls160同步十进制加法计数器对输入秒脉冲计数，输出经4511 七段锁存译码器到数码管显示，进位输出到下一个使能端或脉冲端。（2）按K1键，使电路产生脉冲信号，计数器加1,。（3）74LS160的有以下功能：第一，异步清零功能。第二，同步并行置数功能。第三，计数功能。第四，保持功能。2.2 60进制计数器利用十进制计数器 74LS160、4511译码器、共阴极数码管、与非门 74LS00构成一个 60进制的计数器。图16 由两片74ls160构成的60进制的计数器 图17 由两片74ls190构成的60进制的计数器2.3 简单数字时钟设计图18 数字时钟利用十进制计数器 74LS160、4511译码器、共阴极数码管、与非门 74LS00、与门 74LS0设计一个时钟，要求能显示时分秒功能，小时采用 24 小时制，具有异步复位功能。秒分计数器为六十进制计数器。秒计数到六十后，对“分计数器”送入一个脉冲，进行分计数，分计数到六十后，对“时计数器”送入一个脉冲，“时计数器”是24进制计数器，实现对一天24小时计数。电子钟的显示由计数器、译码器经数码管实现。设计总结与心得参考文献
