1、数电数字时钟课程设计 数字电子钟逻辑电路设计数电数字时钟课程设计- 数字电子钟逻辑电路设计 数字电子技术课程设计报告 姓名: 张保军 班级：电科102 学号：1005B223 数字电子钟逻辑电路设计一、简述数字电子钟是一种用数字显示秒、分、时、日的计时装置，与传统的机械钟相比，它具有走时准确，显示直观、无机械传动装置等优点，因而得到了广泛的应用。小到人们日常生活中的电子手表，大到车站、码头、机场等公共场所的大型数显电子钟。数字电子钟的电路组成方框图如图1.1所示。图1.1 数字电子钟框图由图1.1可见，数字电子钟由以下几部分组成：石英晶体振荡器和分频器组成的秒脉冲发生器；校时电路；六十进制秒、
2、分计数器，二十四进制（或十二进制）计时计数器；秒、分、时的译码显示部分等。二、设计任务和要求用中、小规模集成电路设计一台能显示日、时、分、秒的数字电子钟，要求如下：1.由晶振电路产生1Hz标准秒信号。2.秒、分为0059六十进制计数器。3. 时为0023二十四进制计数器。4. 周显示从1日为七进制计数器。5. 可手动校时：能分别进行秒、分、时、日的校时。只要将开关置于手动位置，可分别对秒、分、时、日进行手动脉冲输入调整或连续脉冲输入的校正。6. 整点报时。整点报时电路要求在每个整点前呜叫五次低音（500Hz），整点时再呜叫一次高音（1000Hz）。三、可选用器材1. 通用实验底板2. 直流稳压
3、电源3. 集成电路：CD4060、74LS74、74LS161、74LS248及门电路4. 晶振：32768 Hz5. 电容：100F/16V、22pF、322pF之间6. 电阻：200、10K、22M7. 电位器：2.2K或4.7K8. 数显：共阴显示器LC5011-119. 开关：单次按键10. 三极管：805011. 喇叭：1 W /4，8四、设计方案提示根据设计任务和要求，对照数字电子钟的框图，可以分以下几部分进行模块化设计。1.秒脉冲发生器脉冲发生器是数字钟的核心部分，它的精度和稳定度决定了数字钟的质量，通常用晶体振荡器发出的脉冲经过整形、分频获得1Hz的秒脉冲。如晶振为32768
4、Hz，通过15次二分频后可获得1Hz的脉冲输出，电路图如图1.2所示。图1.2 秒脉冲发生器2.计数译码显示秒、分、时、日分别为60、60、24、7进制计数器、秒、分均为60进制，即显示0059，它们的个位为十进制，十位为六进制。时为二十四进制计数器，显示为0023，个位仍为十进制，而十位为三进制，但当十进位计到2，而个位计到4时清零，就为二十四进制了。周为七进制数，按人们一般的概念一周的显示日期“日、1、2、3、4、5、6”，所以我们设计这个七进制计数器，应根据译码显示器的状态表来进行，如表1.1所示。按表1.1状态表不难设计出“日”计数器的电路（日用数字8代替）。所有计数器的译码显示均采用
5、BCD七段译码器，显示器采用共阴或共阳的显示器。Q4 Q3 Q2 Q1显示1 0 0 0日0 0 0 110 0 1 020 0 1 130 1 0 040 1 0 150 1 1 06表1.1 状态表3.校时电路在刚刚开机接通电源时，由于日、时、分、秒为任意值，所以，需要进行调整。置开关在手动位置，分别对时、分、秒、日进行单独计数，计数脉冲由单次脉冲或连续脉冲输入。4.整点报时电路当时计数器在每次计到整点前六秒时，需要报时，这可用译码电路来解决。即当分为59时，则秒在计数计到54时，输出一延时高电平去打开低音与门，使报时声按500Hz频率呜叫5声，直至秒计数器计到58时，结束这高电平脉冲；当
6、秒计数到59时，则去驱动高音1KHz频率输出而鸣叫1声。五、参考电路数字电子钟逻辑电路参考图如图1.3所示。图1.3 数字电子钟逻辑电路参考图六、参考电路简要说明1. 秒脉冲电路由晶振32768Hz经14分频器分频为2Hz，再经一次分频，即得1Hz标准秒脉冲，供时钟计数器用。2. 单次脉冲、连续脉冲这主要是供手动校时用。若开关K1打在单次端，要调整日、时、分、秒即可按单次脉冲进行校正。如K1在单次，K2在手动，则此时按动单次脉冲键，使周计数器从星期1到星期日计数。若开关K1处于连续端，则校正时，不需要按动单次脉冲，即可进行校正。单次、连续脉冲均由门电路构成。3. 秒、分、时、日计数器这一部分电
7、路均使用中规模集成电路74LS161实现秒、分、时的计数，其中秒、分为六十进制，时为二十四进制。从图3中可以发现秒、分两组计数器完全相同。当计数到59时，再来一个脉冲变成00，然后再重新开始计数。图中利用“异步清零”反馈到/CR端，而实现个位十进制，十位六进制的功能。时计数器为二十四进制，当开始计数时，个位按十进制计数，当计到23时，这时再来一个脉冲，应该回到“零”。所以，这里必须使个位既能完成十进制计数，又能在高低位满足“23”这一数字后，时计数器清零，图中采用了十位的“2”和个位的“4”相与非后再清零。对于日计数器电路，它是由四个D触发器组成的（也可以用JK触发器），其逻辑功能满足了表1，
8、即当计数器计到6后，再来一个脉冲，用7的瞬态将Q4、Q3、Q2、Q1置数，即为“1000”，从而显示“日”（8）。4译码、显示译码、显示很简单，采用共阴极LED数码管LC5011-11和译码器74LS248，当然也可用共阳数码管和译码器。5.整点报时当计数到整点的前6秒钟，此时应该准备报时。图3中，当分计到59分时，将分触发器QH置1，而等到秒计数到54秒时，将秒触发器QL置1，然后通过QL与QH相与后再和1s标准秒信号相与而去控制低音喇叭呜叫，直至59秒时，产生一个复位信号，使QL清0，停止低音呜叫，同时59秒信号的反相又和QH相与后去控制高音喇叭呜叫。当计到分、秒从59：5900：00时，
9、呜叫结束，完成整点报时。6.呜叫电路呜叫电路由高、低两种频率通过或门去驱动一个三极管，带动喇叭呜叫。1KHz和500Hz从晶振分频器近似获得。如图中CD4060分频器的输出端Q5和Q6。Q5输出频率为1024Hz，Q6输出频率为512Hz。实验结果如下： 课程设计心得体会：在这次的课程设计中不仅检验了我所学习的知识，也培养了我如何去把握一件事情，如何去做一件事情，又如何完成一件事情。在设计过程中，与同学分工设计，和同学们相互探讨，相互学习，相互监督。学会了合作，学会了运筹帷幄。加强了动手能力，更深入的了解了所学知识的用途。在这次设计过程中，体现出自己单独设计模具的能力以及综合运用知识的能力，体会了学以致用、突出自己劳动成果的喜悦心情，从中发现自己平时学习的不足和薄弱环节，从而加以弥补.
