1、xin集成电路设计课程设计总结CCZU数理学院电子科学与技术专业集成电路设计课程设计一、设计题目：画出2输入端与非门的原理图，用L-Edit软件画出3微米硅栅N阱CMOS工艺的版图，列出工艺中需要的薄膜制备工艺和性能参数。二、原理图 2输入端与非门的原理图三、设计规则Si栅CMOS 集成电路的设计规则3微米Si栅CMOS 电路设计规则 最小尺寸 单位：微米序号名 称工作电压3-6V1扩散区1.1P+，N+扩散区宽度5.01.2P+-P+，N+-N+ 间距5.01.3同电位的P+与N+间距01.4P阱边缘的P+区环绕宽度7.01.5P阱边缘到P+外边缘间距7.01.6P阱边缘的P+区与外界N+间
2、距111.7P阱与P阱间距121.8隔离区（保护环）宽度02沟道、栅2.1沟道长度3.02.2栅氧化层覆盖源漏1.02.3栅端超出隔离区长度1.02.4栅覆盖源漏02.5栅覆盖栅端1.03引线孔3.1引线孔尺寸3.0*3.03.2预刻孔各边比引线孔大1.03.3孔到扩散区（N+，P+）边缘1.03.4铝覆盖引线孔（各边）1.04铝引线4.1铝条宽度5.04.2短距离铝条间距5.04.3长距离铝条间距5.04.4内部Vss、VDD铝条宽度（驱动部分除外）75压焊点（铝）5.1压焊铝块大小120*1205.2压焊铝块间距805.3压焊铝块下到P阱（除VDD）各边间距4.05.4压焊铝块下到P+或N
3、+间距16.05.5与周围铝条间距（金丝球焊）355.6与内侧、两边铝条间距（超声焊）405.7与外围铝条间距（超声焊）505.8到划片槽间距（无外包铝条）705.9压焊铝块比各边钝化孔大4.06其它6.1划片槽宽度606.2划片槽边缘到内部N+区间距306.3外包铝条外侧到划片槽间距706.4图形套刻精度1.06.5过桥线尽量使用N+电阻连接6.6输出端若一定要过桥，必须考虑到串联电阻和输出驱动电流四、选用工艺、光刻胶类型选用3微米硅栅N阱COMS工艺。本课程设计所选用的光刻胶为正胶，主要成分是感光剂，基体材料和溶剂。正胶的感光剂是重氮醌，曝光使其长链分子断裂，正胶的曝光区在显影后去除。五、
4、光刻版版次和阴阳序号光刻胶阴阳（黑白）备注1N阱正胶白2有源区正胶黑场氧化区3N沟道调整正胶白4多晶硅栅正胶黑5N+注入正胶白6P+注入正胶白7预刻孔正胶白预孔比刻孔要大一些8刻孔正胶白9铝连线正胶黑10压焊块正胶黑六、对位标记、对位次序、胖瘦标记、检测电阻设计对位标记： 对位次序：M2M1 M3M1 M4M1 M5M1 M6M1 M7M1 M8M7 M9M8 M10M9胖瘦标记：检测电阻： 测试电阻用来检测N阱、P+、N+等掺杂浓度。通常可根据要求电阻的大小，选择图形的方块数，并与铝块相连，以便测量。 PMOS管调试NMOS管调试 七、版图设计（包括各次光刻版、对位标记、胖瘦标记、画片槽、调
5、试管、检测电阻等） N阱 有源区 N沟道调整多晶硅栅N+注入P+注入预刻孔刻孔 铝连线 压焊块 3微米硅栅N阱CMOS工艺的版图八、工艺流程（包括从原始片到钝化光刻的所有芯片制造前道工艺）1.清洗； 晶向：(100) 类型：N-Si 电阻率：2-4欧姆厘米2.预氧化；500nm3.N 阱光刻4.N 阱注入；2E13/cm25.N 阱推进；结深7-8m6.N+ 区光刻；7.N+注入； B+ 2E15/cm28.P+区光刻；9.P+区注入； N+ 或As+ 5E15/cm210.P+、N+退火和再分布；11.APCVD 沉积SiO2；500nm12.致密； 900C， O2，30min13.栅区光
6、刻（预孔）； 14.栅氧化；80nm15.N沟道光刻； 用N阱反版16.N沟道开启调整注入；2E11/cm2，注B+ Vt降低，N+升高。17.刻孔； 18. Al-Si溅射沉积；厚1.1 m19.刻Al； 20.合金； N2/H2（4：1），450 C， 30min21. Vt 、Vb初测；Vt1.0V22.沉积钝化层；PECVD SiOxNy，800nm，或PI23.压点光刻 ； 24.钝化层刻蚀。九、主要薄膜种类及性能参数要求（包括氧化、隔离、屏蔽、电阻、互连、钝化等所有薄膜的厚度、电阻率及特殊要求）1.预氧化；SiO2 200nm2.去预氧化层并生长60nm氧化层；3.沉积Si3N4，
7、150nm LPCVD4.场区氧化，1.2m5.掩蔽氧化；100nm6.生长栅氧化层；60nm7.沉积多晶硅；500nm， LPCVD8.沉积PSG；450 C，SiH4+PH3+O2 ；500nm9.Al-Si溅射沉积；厚1.1m10.沉积钝化层；SiOxNy 或PI ;500nm十、自我评价（包括正确性、规范性、可用性、创新点、不足）集成电路课程实习使我不仅掌握了L-Edit的许多实用技巧，同时加深了我对半导体工艺及集成电路设计的种种认识，所学颇丰，受益匪浅。本次的实习与前期的半导体工艺原理与技术、集成电路设计两门课程相辅相成，首先，教学课上授予了我丰富的理论知识及扎实的基功，同时这次的课
8、程设计是在我们学完这两门课后应用本课程及以前积累的知识而进行的综合性、开放性、设计性的实践训练，是培养我们工程意识和创新能力的重要环节。实习开始，拿到课题，“画出2输入端与非门的原理图，用L-Edit软件画出3微米硅栅N阱CMOS工艺的版图，列出工艺中需要的薄膜制备工艺和性能参数”，起初觉得它并不困难，但实践出真知，实习让我知道了自己的眼高手低，也让我找出并弥补了些许不足。由于接触L-edit软件次数不多，所以对其运用还不是太熟悉，这就需要加量加力的出时间，多练习，查资料，敢设计，敢出错。其实课题老师也讲过,但如何将其应用到实际的版图设计中仍然有很大的难度，更需要注意的是如铝线宽度、压焊块间距
9、等细节上的要求。在规范性方面,我参考了老师的集成电路设计规则以及CMOS工艺流程与MOS电路版图举例,所以整个设计是符合要求规范的。对于3微米工艺,像铝线宽度这样的规则是需要特别注意的。我们设计了五个压焊点以及2个测试电阻，从而使器件可进行有效的测试，确保器件的可用性。刚开始由于版图很小，同时画出的东西必须十分精确，因此在画图的过程中就必须经常去看看设计规则。确保画出的版图大小是正确的。经过几天时间终于将一些基本的器件画完整了。接着就是根据原理图进行连线。虽然它看起来很简单，但其实连线是要靠智慧的，不能按照原理图按部就班的连。虽然到最后不会有错，但是由于你没有在连线的过程中进行有效的布局，你连
10、出来的东西很可能在实际应用中就是一件废品或者会有很大的浪费。所以在连线的过程中就必须考虑它的实际可用性，同时为了突出你的版图的与众不同还必须有自己的创新点。所谓创新点就是在你所设计的版图中必须有你想出的独一无二的构思。同时还必须考虑版图的大小问题，版图的利用率。在我所设计的版图中，对于这两方面，我做的还不是很突出，我想这应该就是我在设计版图中的不足。在可用性方面我认为我设计的版图基本上是可以使用的，因为我在画图的过程中还不断地参考老师给我们的例子。所以我相信我画的版图是有用的。但在创新的方面我还做的不足，由于我是第一次使用这软件，缺少实际应用的经验以及相关的知识。所以在创新点方面我想在短时间内
11、是很难有所突破的。不过我相信只要我有了足够的经验和时间，我还是能够创造出有用的东西。在整个课程设计中，我与同学们积极交流大家的设计并将一些细节与大家分享来提高自己的设计水平。因为自己的设计经验不足，我的器件的版图创新做得还不够好,版图细节还有许多不足。在器件尺寸方面,有的细节问题没有去仔细思考,这样可能导致版图的排布不是非常紧凑。我会把握住这次课程设计的机会充实自己，在今后的学习中,努力地去学习各方面的知识,不断的弥补自身的不足,提高自己的学习和工作能力。虽然这次的作品略显稚嫩，但当画完最后一笔，“no DRC errors”时，还是有一种说不出的喜悦涌上心头，大概这也是一个电路设计者最简单的
12、快乐与幸福。最后由衷的感谢峰老师的指导与监督！十一、同组成员互评 （包括正确性、规范性、创新点、商洽或不足）阿龙同学在这次的课程设计中是和我是一组的，经过一周多的合作我们画的版图总体上是一样的，我们一起经过讨论以及努力完成了这次的课程设计。合作期间经过我的仔细观察以及研究，阿龙同学所画的版图也是经过自己的认真思考后，按照正确的操作和逻辑图以及CMOS工艺来完成的。因为我们是一组的，因此在画版图的过程中我们俩互相帮助，彼此谁有问题就提出来，两个人一起思考，一起讨论，一起解决问题。在设计版图的过程中都是一同解决问题，一起前进的。画版图的时候我们经常在一起讨论，对于对方的错误也是及时指出并改正。这使我们在画图的时候省去了不少的时间。因为两人都在画图，只要一进行比对就很容易发现不同的地方。然后就开始检查，很容易的就能将错误的地方找出来。我对他画的图的评价基本上和对我自己画的图一样，在其他方面都表现的不错，比如在版图的正确性，可用性以及规范性上都认真对待，严格按照要求作图，按照设计规则一步一步完成的。但是因为缺乏经验，无法对其进行有效的美化。这也是我们的不足之处。相信经过这次的课程设计，我们都得到了很多，收获了很多，使我们对集成电路工艺，以及相关知识都有了更加透彻的了解和认识。最后希望我们以后都能够像这次一样认真的对待每一件事，认真的完成每一件事。十二、指导教师意见-你真棒!-谢谢您.成绩
