1、第第第第 1 章章章章 TMS320LF240 x DSP 概述 1、通用I/O接口、串行接口、串行外设接口、CAN总线接口、外部总线接口、模数转换接口 2、事件管理器模块、模数转换模块、串行通信模块、串行外设接口模块、CAN总线模块 3、高 4、10；500ns 5、32；0000-0FFFFH 6、NMI 7、192；64KW的程序存储器空间；64KW的数据存储器空间；64KW的I/O寻址空间 8、3.3；3.3 9、数据存储器 10、低；低；低 11、16 12、40MHz；25ns 13、32KW；16；16 第第第第 2 章章章章 TMS320LF240 x DSP 内部资源介绍内部
2、资源介绍内部资源介绍内部资源介绍 1、两级 2、取指，译码，取操作数，执行 3、PM=00：乘积不移位即送到CALU或数据存总线；PM=01：将乘积左移1位，这对实现小数算术运算或小数乘积的调整非常有用；PM=10：将乘积左移4位，这对实现小数算术运算或小数乘积的调整非常有用；PM=11：可使乘积右移位 4、程序计数器、程序地址寄存器、堆栈、微堆栈和重复计数器 5、输入定标部分把来自存储器的16位数据移位调整后送到32位的CALU 6、由中央算术逻辑单元（CALU）、32位累加器（ACC）和输出数据定标移位器组成 7、当相减产生借位，相加不产生进位时，进位位C被清0；当相加产生进位，相减不产生
3、借位时，进位位C被置1 8、INTR，NMI，TRAP 9、硬件非屏蔽中断和软件非屏蔽中断 10、BLDD、BLPD、MAC、MACD、TBLR和TBLW 11、事件管理器模块、模数转换模块、串行通信模块、串行外设接口模块、CAN总线模块 12、外设同步接口时间、CPU响应时间和ISR转移时间 13、输入定标部分；乘法部分；中央算术逻辑部分；辅助寄存器算术单元和状态寄存器 14、8；400个 15、1；16 16、64；0000-0FFFFH 17、8 18、低 19、16；3；程序存储器64KW数据存储器64KW和输入/输出空间64KW 20、3；B0、B1、B2 21、B0 22、544
4、23、512；0-511 24、复位中断 25、0400-047FH 26、6 27、1616；1；32 28、A 29、A 30、D 31、D 32、A 33、A 第第第第 3 章章章章 TMS320LF240 x 寻址方式和寻址方式和寻址方式和寻址方式和指令系统指令系统指令系统指令系统 1、三种寻址方式：立即寻址、直接寻址和间接寻址 立即寻址：RPT#99 直接寻址：ADD 9H,5 间接寻址：ADD*+,8,AR4 2、LAR AR0,#60H LARP 0 LACC *,8 SACH *OR *+SACL *3、LAR AR0,#60H LAR AR1,#7 LARP#0 LACC#0
5、 LOOP:ADD *+,AR1 BANZ LOOP,AR0 LAR AR0,#6EH SACL *+SACH *4、运用汇编语言编程实现将数据存储器0060H-006FH的内容传送到第四页的0070H-007FH数据存储器中。LAR AR0,#60H LAR AR1,#270H LAR AR2,#15 LARP#0 LOOP:LACL *+,AR1 SACL *+,AR2 BANZ LOOP,AR0 5、START：SETC XF RTP#99 NOP CLRC XF RTP#99 NOP B START 第第第第 5 章章章章 TMS320LF240 x 总线扩展总线扩展总线扩展总线扩展
6、1、略 2、ioport关键字含义：定义由数据总线和地址总线扩展的外部I/O口 例如：ioport unsigned int port0000;由数据总线和地址总线扩展的外部I/O口地址是0 x0000 3、改进的哈佛；三；16；程序地址总线、数据读地址总线和数据写地址总线 4、D 5、A 6、A0A15I/O0I/O15IS61LV6416CEOEWELBUBNCGNDVDDTMS320LF2407A0A15D0D15WEOEDS+3.3V 数据存储器扩展 A0A15I/O0I/O15IS61LV6416CEOEWELBUBNCGNDVDDTMS320LF2407A0A15D0D15WEOE
7、PS+3.3V 程序存储器扩展 第第第第 6 章章章章 看门狗定时器模块看门狗定时器模块看门狗定时器模块看门狗定时器模块 1、*WDKEY=0 x55;*WDKEY=0 xAA;2、简述看门狗（WD）定时器的工作原理及作用。看门狗定时器模块用来监视软件和硬件操作，在软件进入不正确的循环或CPU出现暂时性异常时，WD定时器溢出以产生一个系统复位。大多数芯片的异常操作和CPU非正常工作的情况，都能通过看门狗的功能清除和复位。因此，看门狗的监视功能可增强CPU的可靠性，以确保系统运行的安全和稳定。3、先写入55H，在写入AAH；3.28ms 4、8 第第第第 7 章章章章 数字输入数字输入数字输入数
8、字输入/输出模块输出模块输出模块输出模块 1、MCRx（x=A、B、C）相应的位是1，设置成特殊功能；MCRx（x=A、B、C）相应的位是0，设置成I/O功能。2、PxDATDIR（x=A、B、C、D、E、F）高8位：0：配置相应的引脚为输入方式。1：配置相应的引脚为输出方式。低8位：高8位为0，即为输入方式 0 读相应引脚的值为低电平。1 读相应引脚的值为高电平。低8位：高8位为1，即为输出方式：0 置相应引脚的输出为低电平。1 置相应引脚的输出为高电平。3、参照图7.2，运用GPIO设计8个独立式键盘和8个LED发光管。4、*MCRA=0 x07;*PADATDIR=0 xF8F8;*PB
9、DATDIR=0 x00;5、6；A、B、C、D、E、F口；40 6、6；输入还是输出 第第第第 8 章章章章 事件管理器模块事件管理器模块事件管理器模块事件管理器模块 1、两列正交输入脉冲的两个边沿都被正交编码脉冲电路计数，因此产生的时钟频率是每个输入序列的4倍，并把这个时钟作为通用定时器2或4的输入时钟。2、连续增减计数模式与定向增减计数模式的主要区别是：连续增减计数模式下计数方向不受引脚TDIRA的状态影响 3、死区单元用于保证在任何情况下，每个比较单元相关的2路PWM输出，控制一对正向导通和负向导通设备时没有重叠，即在一个器件未完全关断时，另一个器件不导通 4、上溢、下溢、比较匹配、周
10、期匹配 5、通用定时器GP、比较单元、捕获单元CAP及正交编码脉冲电路QEP 6、3，分别是中断组A，B，C 7、停止/保持模式、连续增计数模式、连续增减计数模式、定向增减计数模式 8、不知道捕获对象宽度时，应尽量使定时器定时最长，如不倍频或128预分频；如超过DSP的最大捕获时间，则用定时器溢出的方法再加软件计数；TMS320F2407为3.3V供电，因此捕获引脚输入电平应不超过3.3V。9、*GPTCONA=0 x41;*T1PR=0 x4000;*T1CMPR=0 x1000;*T1CNT=0 x0;*T1CON=0 x0F4E;10、参照8.2.7节通用定时器的周期性中断实例 11、连
11、续增减计数模式；连续增计数模式 12、非对称的脉宽调制波形和对称的脉宽调制波形 13、016 14、1 15、16；2；顶层栈；底层栈 16、2或4；定向增/减计数模式 17、上升沿；下降沿；上升或下降沿 18、输入捕获引脚；捕获；2；4；定向增/减计数；正交编码脉冲电路 19、4；16；65536 20、3；4 21、1/4 22、6；1、2和3；CAPl、CAP2和CAP3；4、5和6；CAP4、CAP5和CAP6 23、6；16；2；2；2个CPU 第第第第 9 章章章章 串行通信接口模块串行通信接口模块串行通信接口模块串行通信接口模块 1、略 2、（1）空闲线多处理器模式 空闲线多处理
12、器协议中，每帧之间及每块之间均用空闲周期隔开。数据块间的空周期为10个以上高电平位，数据帧之间的空闲周期则小于10个高电平位，而数据块的第一帧是地址，该帧与后面的数据帧之间的空闲周期则小于10位.(2)地址位多处理器模式 地址位多处理器协议的帧格式中有一个紧跟在最后一个数据后面的地址位。在数据块的第一帧中地址位被置为1，在其他帧中被置为0。数据块中各帧间用空闲周期隔开。3、*SCICCR=0 x7;*SCICTL1=0 x13;*SCICTL2=0 x3;*SCIHBAUD=0 x00;*SCILBAUD=0 x2B;*SCICTL1|=0 x20;*SCIPRI=0 x60;*MCRA=0
13、x3;4、空闲线；地址位 5、2.5Mbps 6、空闲线多处理器协议；地址位多处理器协议 7、中断；查询。8、奇偶错误；超限错误；帧错误；间断检测错误 9、C 第第第第 10 章章章章 A/D 转换模块转换模块转换模块转换模块 1、排序器1：EVA、软件和外部引脚 排序器2：EVB和软件 2、AD转换分为5个阶段 3、中断模式1：每当转换结束时（EOS到来时）产生中断请求；一般用于连续自动排序模式或启动/停止模式时，两个序列的采样通道个数不相等的情况。中断模式2：每隔一次转换结束（第二次EOS信号到来）时产生中断请求。一般适用于启动/停止模式时两个序列的采样个数相等的情况。4、在校准模式下，A
14、DC模块由ADCTRLl寄存器的D2D1位选择对参考电压高电平输入端VREFHI、低电平输入端VREFLO或它们的中间值进行转换，并将转换结果保存在校准寄存器CALIBRATION中；校准转换结束后，ADCTRL2的INT_FLAG_SEQl位被置1，若中断被使能将产生中断。5、启动时序同步；采样时间；转换时间；结束转换时间；序列转换完成后设置标志位时间。6、自测模式用来检测ADC引脚的短路/开路。在这种情况下，采样周期为正常模式的两倍。在采样周期的前半部分，除了用户提供的模拟输入信号外，VREFHI或VREFLO被接到ADC转换器的输入；在采样周期的后半部分，只有用户提供的信号被接到ADC转
15、换器的输入。7、略 8、16；10 9、2；8；1；2；双排序器；级联排序器 第第第第 11 章章章章 串行外设接口模块串行外设接口模块串行外设接口模块串行外设接口模块 1、略 2、主动模式和从动模式 区别：主动模式下，SPICLK向串行总线提供时钟；从动模式下，SPICLK从串行总线接收时钟 3、无延时的下降沿 有延时的下降沿 无延时的上升沿 有延时的上升沿 4、主控制器发送数据，从控制器发送伪数据；主控制器发送数据，从控制器发送数据；主控制器发送伪数据，从控制器发送数据。5、5；中断使能位；中断标志位；超时中断标志位；超时中断使能位；中断优先级选择位 6、125；4；1/4 7、中断；查询 8、左；右 第第第第 12 章章章章 CAN 控制器模块控制器模块控制器模块控制器模块 1、简述TMS320F240 x系列DSP CAN总线的特点。2、如何理解TMS320LF2407中CAN总线模块的自测试模式。3、简述如何设置CAN总线通信的波特率。4、08；6；2；MBOX0,1；2；MBOX4,5；2；MBOX2,3 5、邮箱中断；错误中断 第第第第 13 章章章章 TMS320LF240 x 应用系统设计应用系统设计应用系统设计应用系统设计 略
