1、基于可编程逻辑器件的硬件乘法器毕业设计论文毕业设计（论文）题 目： 基于可编程逻辑器件的硬件乘法器 毕业设计（论文）原创性声明和使用授权说明原创性声明本人郑重承诺：所呈交的毕业设计（论文），是我个人在指导教师的指导下进行的研究工作及取得的成果。尽我所知，除文中特别加以标注和致谢的地方外，不包含其他人或组织已经发表或公布过的研究成果，也不包含我为获得 及其它教育机构的学位或学历而使用过的材料。对本研究提供过帮助和做出过贡献的个人或集体，均已在文中作了明确的说明并表示了谢意。作 者 签 名： 日 期： 指导教师签名： 日期： 使用授权说明本人完全了解 大学关于收集、保存、使用毕业设计（论文）的规定
2、，即：按照学校要求提交毕业设计（论文）的印刷本和电子版本；学校有权保存毕业设计（论文）的印刷本和电子版，并提供目录检索与阅览服务；学校可以采用影印、缩印、数字化或其它复制手段保存论文；在不以赢利为目的前提下，学校可以公布论文的部分或全部内容。作者签名： 日 期： 学位论文原创性声明本人郑重声明：所呈交的论文是本人在导师的指导下独立进行研究所取得的研究成果。除了文中特别加以标注引用的内容外，本论文不包含任何其他个人或集体已经发表或撰写的成果作品。对本文的研究做出重要贡献的个人和集体，均已在文中以明确方式标明。本人完全意识到本声明的法律后果由本人承担。作者签名： 日期： 年 月 日学位论文版权使用
3、授权书本学位论文作者完全了解学校有关保留、使用学位论文的规定，同意学校保留并向国家有关部门或机构送交论文的复印件和电子版，允许论文被查阅和借阅。本人授权 大学可以将本学位论文的全部或部分内容编入有关数据库进行检索，可以采用影印、缩印或扫描等复制手段保存和汇编本学位论文。涉密论文按学校规定处理。作者签名： 日期： 年 月 日导师签名： 日期： 年 月 日注 意 事 项1.设计（论文）的内容包括：1）封面（按教务处制定的标准封面格式制作）2）原创性声明3）中文摘要（300字左右）、关键词4）外文摘要、关键词 5）目次页（附件不统一编入）6）论文主体部分：引言（或绪论）、正文、结论7）参考文献8）致
4、谢9）附录（对论文支持必要时）2.论文字数要求：理工类设计（论文）正文字数不少于1万字（不包括图纸、程序清单等），文科类论文正文字数不少于1.2万字。3.附件包括：任务书、开题报告、外文译文、译文原文（复印件）。4.文字、图表要求：1）文字通顺，语言流畅，书写字迹工整，打印字体及大小符合要求，无错别字，不准请他人代写2）工程设计类题目的图纸，要求部分用尺规绘制，部分用计算机绘制，所有图纸应符合国家技术标准规范。图表整洁，布局合理，文字注释必须使用工程字书写，不准用徒手画3）毕业论文须用A4单面打印，论文50页以上的双面打印4）图表应绘制于无格子的页面上5）软件工程类课题应有程序清单，并提供电子
5、文档5.装订顺序1）设计（论文）2）附件：按照任务书、开题报告、外文译文、译文原文（复印件）次序装订指导教师评阅书指导教师评价：一、撰写（设计）过程1、学生在论文（设计）过程中的治学态度、工作精神 优 良 中 及格 不及格2、学生掌握专业知识、技能的扎实程度 优 良 中 及格 不及格3、学生综合运用所学知识和专业技能分析和解决问题的能力 优 良 中 及格 不及格4、研究方法的科学性；技术线路的可行性；设计方案的合理性 优 良 中 及格 不及格5、完成毕业论文（设计）期间的出勤情况 优 良 中 及格 不及格二、论文（设计）质量1、论文（设计）的整体结构是否符合撰写规范？ 优 良 中 及格 不及格
6、2、是否完成指定的论文（设计）任务（包括装订及附件）？ 优 良 中 及格 不及格三、论文（设计）水平1、论文（设计）的理论意义或对解决实际问题的指导意义 优 良 中 及格 不及格2、论文的观念是否有新意？设计是否有创意？ 优 良 中 及格 不及格3、论文（设计说明书）所体现的整体水平 优 良 中 及格 不及格建议成绩： 优 良 中 及格 不及格（在所选等级前的内画“”）指导教师： （签名） 单位： （盖章）年 月 日评阅教师评阅书评阅教师评价：一、论文（设计）质量1、论文（设计）的整体结构是否符合撰写规范？ 优 良 中 及格 不及格2、是否完成指定的论文（设计）任务（包括装订及附件）？ 优 良
7、 中 及格 不及格二、论文（设计）水平1、论文（设计）的理论意义或对解决实际问题的指导意义 优 良 中 及格 不及格2、论文的观念是否有新意？设计是否有创意？ 优 良 中 及格 不及格3、论文（设计说明书）所体现的整体水平 优 良 中 及格 不及格建议成绩： 优 良 中 及格 不及格（在所选等级前的内画“”）评阅教师： （签名） 单位： （盖章）年 月 日教研室（或答辩小组）及教学系意见教研室（或答辩小组）评价：一、答辩过程1、毕业论文（设计）的基本要点和见解的叙述情况 优 良 中 及格 不及格2、对答辩问题的反应、理解、表达情况 优 良 中 及格 不及格3、学生答辩过程中的精神状态 优 良
8、中 及格 不及格二、论文（设计）质量1、论文（设计）的整体结构是否符合撰写规范？ 优 良 中 及格 不及格2、是否完成指定的论文（设计）任务（包括装订及附件）？ 优 良 中 及格 不及格三、论文（设计）水平1、论文（设计）的理论意义或对解决实际问题的指导意义 优 良 中 及格 不及格2、论文的观念是否有新意？设计是否有创意？ 优 良 中 及格 不及格3、论文（设计说明书）所体现的整体水平 优 良 中 及格 不及格评定成绩： 优 良 中 及格 不及格教研室主任（或答辩小组组长）： （签名）年 月 日教学系意见：系主任： （签名）年 月 日毕业设计（论文）任务书毕业设计（论文）题目基于可编程逻辑器
9、件的硬件乘法器 专 业 应用电子技术 年 级 09级 班 级 1 班 指导老师 时伟学 号200925110131 学 生 连雁雁毕业设计（论文）工作内容与基本要求（目标、任务、途径、方法、成果形式，应掌握的原始资料（数据）、参考资料（文献）以及设计技术要求、注意事项等）（纸张不够可加页）通过本题目的毕业设计，培养学生独立分析思考以解决实际问题的能力。掌握现代电子电路设计自动化的基本流程，掌握可编程逻辑器件的硬件结构、原理和特性，掌握用硬件描述语言、EDA工具和开发平台对毕业设计题目涉及的核心电路及相关扩展电路进行设计开发、模拟仿真及硬件测试的方法。 在本毕业设计中，学生应参阅相关文献资料，对
10、所设计题目做深入分析以提出设计方案；论文需提供经验证的源程序和相关仿真测试数据（文本或图片形式）。 指导老师： 日期： 年 月专业（教研室）审批意见：审批人签名： 日期： 年 月中州大学工程技术学院毕业设计（论文）开题报告课题名称：基于可编程逻辑器件的硬件乘法器 工程技术 学院 应用电子技术 专业 09 级 1 班学 号 200925110131 学 生 连雁雁 指 导 老 师 时伟开题报告内容：（调研资料的准备，设计/论文的目的、要求、思路与预期成果；任务完成的阶段内容及时间安排；小组内其他成员的分工；完成设计（论文）所具备的条件因素等。） 学生应参阅相关文献资料，对所设计题做深入分析以提出
11、设计方案。通过本题目的毕业设计，培养学生独立分析思考以解决实际问题的能力。掌握现代电子电路设计自动化的基本流程，掌握可编程逻辑器件的硬件结构、原理和特性，掌握用硬件描述语言、EDA工具和开发平台对毕业设计题目涉及的核心电路及相关扩展电路进行设计开发、模拟仿真及硬件测试的方法。 论文需提供经验证的源程序和相关仿真测试数据（文本或图片形式）。 指导教师签名： 日期： 摘 要EDA是电子设计自动化（Electronic Design Automation）的缩写，在20世纪90年代初从计算机辅助设计（CAD）、计算机辅助制造（CAM）、计算机辅助测试（CAT）和计算机辅助工程（CAE）的概念发展而来
12、的。EDA技术就是以计算机为工具，设计者在EDA软件平台上，用硬件描述语言HDL完成设计文件，然后由计算机自动地完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真，直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。EDA技术的出现，极大地提高了电路设计的效率和可操作性，减轻了设计者的劳动强度。利用EDA工具，电子设计师可以从概念、算法、协议等开始设计电子系统，大量工作可以通过计算机完成，并可以将电子产品从电路设计、性能分析到设计出IC版图或PCB版图的整个过程的计算机上自动处理完成。关键词：电子自动化、硬件描述语言。AbstractEDA electronic design aut
13、omation (Electronic Design Automation) stands, in the 20th century, the early 90s from the computer-aided design (CAD), computer-aided manufacturing (CAM), computer-aided test (CAT) and computer-aided engineering (CAE) of the con EDA technology is a computer as a tool, designers in the EDA software
14、platform, complete with hardware description language HDL design files, and then automatically completed by computer logic, compile, simplification, segmentation, synthesis, optimization, layout, routing and simulation, until the adapter chip for the specific target compilation, mapping and programm
15、ing logic to download and so on.ceptual development of come. EDA technologies, greatly improves the efficiency of the circuit design and operability, reduced the labor intensity of the designer. The use of EDA tools, designers from concept, algorithms, protocols and so began to design electronic sys
16、tems, a lot of work can be completed via a computer, and can be e-products from the circuit design, performance analysis to the IC layout design or PCB layout of the entire process of the computer automatically processed.Keywords: Electronic Automation, Hardware Description Language.第一章 引 言1.1 课题背景人
17、类社会已进入到高度发达的信息化社会，信息社会的发展离不开电子产品的进步。现代电子产品在性能提高、复杂度增大的同时，价格却一直呈下降趋势，而且产品更新换代的步伐也越来越快，实现这种进步的主要因素是生产制造技术和电子设计技术的发展。前者以微细加工技术为代表，目前已进展到深亚微米阶段，可以在几平方厘米的芯片上集成数千万个晶体管。后者的核心就是EDA技术，EDA是指以计算机为工作平台，融合应用电子技术、计算机技术、智能化技术最新成果而研制成的电子CAD通用软件包，主要能辅助进行三方面的设计工作：IC设计,电子电路设计,PCB设计。没有EDA技术的支持，想要完成上述超大规模集成电路的设计制造是不可想象的
18、，反过来，生产制造技术的不断进步又必将对EDA技术提出新的要求。1.2 设计方法10年前，电子设计的基本思路还是选择标准集成电路“自底向上”(BottomUp)的构造出一个新的系统，这样的设计方法就如同一砖一瓦建造金字塔，不仅效率低、成本高而且容易出错。高层次设计给我们提供了一种“自顶向下”(TopDown)的全新设计方法，这种设计方法首先从系统设计入手，在顶层进行功能方框图的划分和结构设计。在方框图一级进行仿真、纠错，并用硬件描述语言对高层次的系统行为进行描述，在系统一级进行验证。然后用综合优化工具生成具体门电路的网表，其对应的物理实现级可以是印刷电路板或专用集成电路。由于设计的主要仿真和调
19、试过程是在高层次上完成的，这一方面有利于早期发现结构设计上的错误，避免设计工作的浪费，同时也减少了逻辑功能仿真的工作量，提高了设计的一次成功率。 1.2.1 ASIC设计现代电子产品的复杂度日益加深，一个电子系统可能由数万个中小规模集成电路构成，这就带来了体积大、功耗大、可靠性差的问题，解决这一问题的有效方法就是采用ASIC(Application Specific Integrated Circuits)芯片进行设计。ASIC按照设计方法的不同可分为：全定制ASIC，半定制ASIC，可编程ASIC(也称为可编程逻辑器件)。设计全定制ASIC芯片时，设计师要定义芯片上所有晶体管的几何图形和工艺
20、规则，最后将设计结果交由IC厂家掩膜制造完成。优点是：芯片可以获得最优的性能，即面积利用率高、速度快、功耗低。缺点是：开发周期长，费用高，只适合大批量产品开发。半定制ASIC芯片的版图设计方法有所不同，分为门阵列设计法和标准单元设计法，这两种方法都是约束性的设计方法，其主要目的就是简化设计，以牺牲芯片性能为代价来缩短开发时间。 可编程逻辑芯片与上述掩膜ASIC的不同之处在于：设计人员完成版图设计后，在实验室内就可以烧制出自己的芯片,无须IC厂家的参与，大大缩短了开发周期。可编程逻辑器件自七十年代以来，经历了PAL、GAL、CPLD、FPGA几个发展阶段，其中CPLD/FPGA属高密度可编程逻辑
21、器件，目前集成度已高达200万门/片，它将掩膜ASIC集成度高的优点和可编程逻辑器件设计生产方便的特点结合在一起，特别适合于样品研制或小批量产品开发，使产品能以最快的速度上市，而当市场扩大时，它可以很容易的转由掩膜ASIC实现，因此开发风险也大为降低。上述ASIC芯片，尤其是CPLD/FPGA器件，已成为现代高层次电子设计方法的实现载体。1.2.2 硬件描述语言硬件描述语言(HDLHardware Description Language)是一种用于设计硬件电子系统的计算机语言，它用软件编程的方式来描述电子系统的逻辑功能、电路结构和连接形式，与传统的门级描述方式相比，它更适合大规模系统的设计。
22、例如一个32位的加法器，利用图形输入软件需要输入500至1000个门，而利用VHDL语言只需要书写一行A=B+C即可，而且VHDL语言可读性强，易于修改和发现错误。早期的硬件描述语言，如ABELHDL、AHDL，由不同的EDA厂商开发，互不兼容，而且不支持多层次设计，层次间翻译工作要由人工完成。为了克服以上不足，1985年美国国防部正式推出了VHDL(Very High Speed IC Hardware Description Language)语言，1987年IEEE采纳VHDL为硬件描述语言标准(IEEE STD-1076)。 VHDL是一种全方位的硬件描述语言，包括系统行为级、寄存器传
23、输级和逻辑门级多个设计层次,支持结构、数据流、行为三种描述形式的混合描述，因此VHDL几乎覆盖了以往各种硬件描述语言的功能，整个自顶向下或自底向上的电路设计过程都可以用VHDL来完成。VHDL还具有以下优点： (1)VHDL的宽范围描述能力使它成为高层次设计的核心，将设计人员的工作重心提高到了系统功能的实现与调试，而化较少的精力于物理实现。 (2)VHDL可以用简洁明确的代码描述来进行复杂控制逻辑的设计，灵活且方便，而且也便于设计结果的交流、保存和重用。 (3)VHDL的设计不依赖于特定的器件，方便了工艺的转换。 (4)VHDL是一个标准语言，为众多的EDA厂商支持，因此移植性好。 1.2.3
24、 系统级设计 进入90年代以来，电子信息类产品的开发明显出现两个特点：一是产品的复杂程度加深;二是产品的上市时限紧迫，然而电路级设计本质上是基于门级描述的单层次设计，设计的所有工作(包括设计输入，仿真和分析，设计修改等)都是在基本逻辑门这一层次上进行的，显然 这种设计方法不能适应新的形势，为此引入了一种高层次的电子设计方法，也称为系统级的设计方法。 高层次设计是一种“概念驱动式”设计，设计人员无须通过门级原理图描述电路，而是针对设计目标进行功能描述，由于摆脱了电路细节的束缚，设计人员可以把精力集中于创造性的方案与概念构思上，一旦这些概念构思以高层次描述的形式输入计算机后，EDA系统就能以规则驱
25、动的方式自动完成整个设计。这样，新的概念得以迅速有效的成为产品，大大缩短了产品的研制周期。不仅如此，高层次设计只是定义系统的行为特性，可以不涉及实现工艺，在厂家综合库的支持下，利用综合优化工具可以将高层次描述转换成针对某种工艺优化的网表，工艺转化变得轻松容易。 高层次设计步骤如下：第一步： 按照“自顶向下”的设计方法进行系统划分。 第二步： 输入VHDL代码，这是高层次设计中最为普遍的输入方式。此外，还可以采用图形输入方式(框图，状态图等)，这种输入方式具有直观、容易理解的优点。 第三步： 将以上的设计输入编译成标准的VHDL文件。对于大型设计，还要进行代码级的功能仿真，主要是检验系统功能设计
26、的正确性，因为对于大型设计，综合、适配要花费数小时，在综合前对源代码仿真，就可以大大减少设计重复的次数和时间，一般情况下，可略去这一仿真步骤。 .第四步： 利用综合器对VHDL源代码进行综合优化处理，生成门级描述的网表文件, 这是将高层次描述转化硬件电路的关键步骤。综合优化是针对ASIC芯片供应商的某一产品系列进行的，所以综合的过程要在相应的厂家综合库支持下才能完成。综合后，可利用产生的网表文件进行适配前的时序仿真，仿真过程不涉及具体器件的硬件特性，是较为粗略的，一般设计，这一仿真步骤也可略去。 第五步： 利用适配器将综合后的网表文件针对某一具体的目标器件进行逻辑映射操作，包括底层器件配置、逻
27、辑分割、逻辑优化、布局布线。适配完成后，产生多项设计结果：适配报告，包括芯片内部资源利用情况，设计的布尔方程描述情况等;适配后的仿真模型;器件编程文件。根据适配后的仿真模型，可以进行适配后的时序仿真，因为已经得到器件的实际硬件特性(如时延特性)，所以仿真结果能比较精确的预期未来芯片的实际性能。如果仿真结果达不到设计要求，就需要修改VHDL源代码或选择不同速度品质的器件，直至满足设计要求。 第六步： 将适配器产生的器件编程文件通过编程器或下载电缆载入到目标芯片FPGA或CPLD中。如果是大批量产品开发，通过更换相应的厂家综合库，可以很容易转由ASIC形式实现。第二章 可编程器件PLD的基本原理与
28、结构2.1 可编程逻辑器件发展简介早期的可编程逻辑器件只有可编程的只读存贮器PROM (Programmable Read Only Memory)、紫外线可擦除只读存贮器UV-EPROM (Ultra Violet Erasable Programmable Read Only Memory)和电可擦除只读存贮器EEPROM 或E2PROM (Electrical Erasable Programmable Read Only Memory)三种。这些器件由于结构的限制只能完成简单的数字存储功能。其后，出现的结构稍复杂的可编程芯片，即可编程逻辑器件(PLD)，能够完成各种数字逻辑功能。典型的
29、PLD器件结构如图21所示，由一个“与”门和一个“或”门阵列组成，而任意一个组合逻辑都可以用“与或”表达式来描述，所以PLD能以乘积项和的形式完成大量的组合逻辑功能。图21 典型PLD器件的部分结构该阶段的产品主要有可编程阵列逻辑PAL (Programmable Array Logic)和通用阵列逻辑GAL (Generic Array Logic)。PAL由一个可编程的“与”平面和一个固定的“或”平面构成，或门的输出可以通过触发器有选择地被置为寄存状态。PAL器件具有现场可编程功能，所采用的工艺有反熔丝工艺、EPROM工艺和EEPROM工艺。还有一类结构更为灵活的逻辑器件是可编程逻辑阵列(
30、PLA)，它也由一个“与”平面和一个“或”平面构成，但是这两个平面的连接关系是可编程的。PLA器件采用现场可编程或者掩膜可编程方式实现逻辑电路。在PAL的基础上，又发展了一种通用阵列逻辑GAL，如GAL16V8,GAL22V10等。它采用了EEPROM工艺，可以用电信号擦除和改写，与PAL不同的是，其输出结构是可编程的逻辑宏单元，用户可以自行定义输出单元的逻辑功能，因而设计具有更强的灵活性，至今许多成熟器件仍被广泛使用。这些早期PLD器件的一个共同特点是可以实现速度特性较好的逻辑功能，但其集成密度还不够大，引脚数量也很受限制，由于这些限制使得该类器件只能实现规模较小规模的逻辑电路。20世纪80年代中期，随着集成电路制造工艺的不断改进，可编程器件厂商Altera和Xilinx分别推出了类似于PAL结构的扩展型复杂可编程器件CPLD (Complex Programmab1e Logic Device)和与标准门阵列类似的现场可编程门阵列FPGA (Field Programmable Gate Array)，这类器件都具有体系结构和逻辑单元灵活、集成度高以及适用范围广等特点。这两种器件兼容了PLD和通用门阵列的优点，可实现较大规模的逻辑电路，编程也很灵活。同其
