1、软件设计师组成原理整合2008 年上半年 在计算机体系结构中，CPU 内部包括程序计数器 PC、存储器数据寄存器 MDR、 指令寄存器 IR 和存储器地址寄存器 MAR 等。若 CPU 要执行的指令为：MOV R0, 100（即将数值 100 传送到寄存器 R0 中），则 CPU 首先要完成的操作是 （1） 。 （1）A.100R0 B. 100MDR C. PCMAR D. PCIR 答案：C 解析：本题考查计算机基本原理。CPU 要执行的指令为：MOV R0, 100,首先是将 要执行的指令的地址保存在存储器地址寄存器 MAR中。 现有四级指令流水线，分别完成取指、取数、运算、传送结果四步
2、操作。若完成上述操作的时间依次为 9ns、10ns、6ns、8ns，则流水线的操作周期应设计为 （2） ns。 （2）A. 6 B. 8 C. 9 D. 10 答案：D 解析：本题考查指令流水基本工作原理。流水线的基本原理是把一个重复的过程分解为 若干个子过程，前一个子过程为下一个子过程创造执行条件，每一个过程可以与 其他子过程同时进行。流水线各段执行时间最长的那段为整个流水线的瓶颈，将 其执行时间称为流水周期。 内存按字节编址，地址从 90000H 到 CFFFFH，若用存储容量为 16K8bit 的存储 器芯片构成该内存，至少需要 （3） 片。 （3）A. 2 B. 4 C. 8 D. 1
3、6 答案：D 解析：内存按字节编址，地址从90000H到CFFFFH是，存储单元数为CFFFFH-90000H= 3FFFFH，即218B。若存储芯片的容量为16KB8bit，则需218/16KB=24个芯片组 成该内存。 CPU 中的数据总线宽度会影响（4） 。 （4）A. 内存容量的大小 B. 系统的运算速度 C. 指令系统的指令数量 D. 寄存器的宽度 答案：B 解析：本题考查计算机组成的基本知识。 利用高速通信网络将多台高性能工作站或微型机互连构成机群系统，其系统结构 形式属于（5）计算机。 （5）A. 单指令流单数据流（SISD） B. 多指令流单数据流（MISD） C. 单指令流多
4、数据流（SIMD） D. 多指令流多数据流（MIMD） 答案：D 解析：本题考查计算机系统结构基础知识。 内存采用段式存储管理有许多优点，但“（6） ”不是其优点。 （6）A. 分段是信息的逻辑单位，用户不可见 B. 各段程序的修改互不影响 C. 地址变换速度快、内存碎片少 D. 便于多道程序共享主存的某些段 答案：C 解析：本题考查操作系统内存管理方面的概念。 2008 年下半年 计算机内存一般分为静态数据区，代码区，栈区和堆区，若某指令的操作数之一采用立即数寻址方式，则该操作数位于（1） 。 （1） A. 静态数据区 B.代码区 C.栈区 D.堆区 答案：B 解析：程序运行时，需要将程序代
5、码和代码所操作的数据加载至内存。指令代码加载至代码区，数据则根据绑定关系可能位于静态数据区，栈或堆区。 计算机在进行浮点数的相加（减）运算之前先进行对阶操作，若X的阶码大于Y的阶码，则应该（2） 。 （2） A. x的阶码缩小至于y的阶码相同，且使x的尾数部分进行算术左移 B. x的阶码缩小至于y的阶码相同，且使x的尾数部分进行算术右移 C. y的阶码扩大至于x的阶码相同，且使y的尾数部分进行算术左移 D. y的阶码扩大至于x的阶码相同，且使y的尾数部分进行算术右移 答案：D 解析：浮点数的表示由阶码和尾数两部分组成，其表示形式如下所示，阶码通常为带符号的纯整数，尾数为带符号的纯小数。阶符阶码
6、数符尾数对阶时，将阶码小的数的尾数右移，使其阶码相同。 在CPU中，（3）可用于传送和暂存用户数据，为了ALU执行算术逻辑运算提供工作区。 （3）A.程序计数器 B.累加寄存器 C.程序状态寄存器 D.地址寄存器 答案：B 解析：程序状态寄存器用于记录运算中产生的标志信息，典型的标志位有进位标志，零标志位，符号标志位，溢出标志位和奇偶标志等。 下面关于在I/O设备与主机间交换数据的叙述，（4）是错误的。 （4）A. 中断方式下，CPU需要执行程序来实现数据传送任务 B. 中断方式和DMA方式下，CPU与I/O设备都可同步工作 C. 中断方式和DMA方式中，快速I/O设备更适合采用中断方式传送数
7、据 D. 若同时接到DMA请求和中断请求，CPU优先响应DMA请求 答案：C 下面关于检验方法的叙述，（5）是正确的。 （5） A. 采用奇偶校验可检测数据传输过程中出现一位数据错误的位置并加以纠正 B. 采用海明校验可检测数据传输过程中出现一位数据错误的位置并加以纠正 C. 采用海明校验，校验码的长度和位置可随机设定 D. 采用CRC校验，需要将校验码分散开并插入数据的指定位置中 答案：B 解析：奇偶校验没有纠错能力。 Cache用于存放主存数据的部分备份，主存单元地址与Cache单元地址之间的转换工作由（6）完成。 （6）A.硬件 B.软件 C.用户 D.程序员 答案：A 解析：Cache
8、位于CPU和内存之间，由硬件实现。2009 年上半年 海明校验码是在 n 个数据位之外增设 k 个校验位，从而形成一个 k+n 位的新的码字，使新的码字的码距比较均匀地拉大。n与k的关系是 （1） 。 （1）A. 2k-1 n+k B. 2n-1 n+k C. n =k D. n -1 k 答案：A 解析：长度为n 个数据位的信息增设 k 个校验位，所发送的总长度为n+k。在接收器中进行奇偶校验，每个检查结果或是真或是假。结果可以有2k中不同状态。这些 状态中必有一个其所有奇偶测试都是真的，它便是判断信息正确的条件。于是剩下（2k -1）种状态可以用来判定误码的位置。于是导出一下关系：2k-1
9、 n+k 假设某硬盘由5个盘片构成（共有8个记录面），盘面有效记录区域的外直径为30cm，内直径为10cm，记录位密度为250位/mm，磁道密度为16道/mm，每磁道分16个扇区，每扇区512字节，则该硬盘的格式化容量约为（2） MB。 答案：B 解析：非格式化容量=面数（磁道数/面）内圆周长最大位密度 格式化容量=面数（磁道数/面）（扇区数/道）（字节数/扇区）。 （3）是指按内容访问的存储器。 （3） A. 虚拟存储器 B. 相联存储器 C. 高速缓存（Cache） D. 随机访问存储器 答案：B 解析：计算机存储器方面的基础知识。 处理机主要由处理器、存储器和总线组成，总线包括 （4）
10、。（4）A. 数据总线、地址总线、控制总线 B. 并行总线、串行总线、逻辑总线 C. 单工总线、双工总线、外部总线 D. 逻辑总线、物理总线、内部总线 答案：A 解析：连接处理机的处理器、存储器及其他部件的总线属于内总线，按总线上所传送的内容为数据总线、地址总线和控制总线。 计算机中常采用原码、反码、补码和移码表示数据，其中，0 编码相同的是（5）。（5）A. 原码和补码 B. 反码和补码 C. 补码和移码D. 原码和移码 答案：C 解析：设机器字长为n，最高位是符号位，0表示正号，1表示负号。当n=8时，+0原=0 0000000，-0 原=1 0000000，+0 反=0 0000000，
11、-0 反= 1 1111111，+0 补= 0 0000000，-0 补=0 0000000 ，+0 移=1 0000000，-0 移= 1 0000000， 某流水线由5段组成，第1，3，5段所需时间为t，第2，4段所需时间分别为3t、2t，如下图所示，那么连续输入n条指令时的吞吐率（单位时间执行的指令个数） TP为（6） 。 答案：B 解析：本题考查计算机系统流水线方面的知识。流水线指令运行时间的运算：t i +（n-1）t j 其中m位流水线的段数，t j为最慢一段所需的时间。 而吞吐率 = 指令个数 / 流水线指令运行时间2009 年下半年 以下关于CPU的叙述中，错误的是（1）。（1
12、） A. CPU产生每条指令的操作信号并将操作信号送往相应的部件进行控制 B. 程序计数器PC除了存放指令地址，也可以临时存储算术/逻辑运算结果 C. CPU中的控制器决定计算机进行过程的自动化 D. 指令译码器是CPU控制器中的部件 答案：B 解析：程序寄存器（pc）是专用寄存器，具有寄存信息和计数两种功能，又称为指令计数器，在程序开始执行前，将程序的起始地址送到pc，该地址在程序加载到内存时确定，因此pc的初始内容即是程序的第一条指令。大多数指令都是按顺序执行的，因此修改的过程通常只是简单的对pc加1. 以下关于 CISC（Complex Instruction Set Computer，
13、复杂指令集计算机）和RISC（Reduced Instruction Set Computer，精简指令集计算机）的叙述中，错误的是（2） 。（2） A. 在CISC中，其复杂指令都采用硬布线逻辑来执行 B. 采用CISC技术的CPU，其芯片设计复杂度更高 C. 在RISC中，更适合采用硬布线逻辑执行指令 D. 指令译码器是CPU控制器中的部件 答案：A 解析： 浮点数的一般表示形式为N=2EF，其中E为阶码，F为尾数。以下关于浮点表示的叙述中，错误的是（3）。两个浮点数进行相加运算，应首先（4） 。（3） A. 阶码的长度决定浮点表示的范围，尾数的长度决定浮点表示的精度 B. 工业标准IEE
14、E754浮点数格式中阶码采用移码，尾数采用原码表示 C. 规格化指的是阶码采用移码，尾数采用补码 D. 规格化表示要求将尾数的绝对值限定在区间 0.5,1） 答案：C （4） A. 将较大的数进行规格化处理 B. 将较小的数进行规格化处理 C. 将这两个数的尾数相加 D. 统一这两个数的阶码 答案：D解析：浮点数规范化，即规定尾数的最高位数必须是一个有效值，即1/2|F|1。在尾数用补码表示时，规格化浮点数应满足最高数位与符号位不同，即当1/2|F|1，应有0.1xx.x形式；当-1F -1/2时，应有1.0xx.x形式。 两个浮点数进行相加运算时，首先需要对阶，然后再进行尾数的相加处理。 以
15、下关于校验码的叙述中，正确的是（5） 。A. 海明码采用多组数位的奇偶性来检错和纠错B. 海明码的码距必须大于等于1C. 循环冗余校验码具有很强的检错和纠错能力D. 循环冗余校验码的码距必定为1 答案：A解析：循环冗余校验码，检错能力极强且开销小，但是纠错能力一般。 以下关于Cache的叙述中，正确的是（6）。（6） A. 在容量确定的情况下，替换算法的时间复杂度是影响Cache命中率的关键因素 B. Cache的设计思想是在合理成本下提高命中率 C. Cache的设计目标是容量尽可能与主存容量相等 D. CPU中的Cache容量应大于CPU之外的Cache容量 答案：B 解析：Cache的出
16、现基于两种因素：首先是由于cpu的速度和性能提高很快而主存速度较低且价格高，其次是程序执行的局部性特点。2010 年上半年 为实现程序指令的顺序执行，CPU（1）中的值将自动加 1。 （1）A. 指令寄存器（IR） B. 程序计数器（PC） C. 地址寄存器（AR） D. 指令译码器（ID） 答案：B 解析：为了保证程序能够连续的执行下去，cpu使用程序计数器来存放下一条指令地址。由于大多数指令的最终结果通常只是简单的对pc加1 某计算机系统由下图所示的部件构成，假定每个部件的千小时可靠度都为 R ，则 该系统的千小时可靠度为（2） 。 （2）A. R+2R/4 B. R+R2/2 C. R(
17、R-(1-R)2) D. R(R-(1-R)2)2 答案：D 解析：两个可靠度都为R的部件并联时，其并联系统的可靠度为1-（1-R）（1-R）。而两个可靠度都为R的部件串联时，串联系统的可靠度为RR。因此该系统的可靠度为R(1-(1-R)2)2 以下关于计算机系统中断概念的叙述中，正确的是（3） 。 （3）A. 由 I/O 设备提出的中断请求和电源掉电都是可屏蔽中断 B. 由 I/O 设备提出的中断请求和电源掉电都是不可屏蔽中断 C. 由 I/O 设备提出的中断请求是可屏蔽中断，电源掉电是不可屏蔽中断 D. 由 I/O 设备提出的中断请求是不可屏蔽中断，电源掉电是可屏蔽中断 答案：C 解析：凡
18、是cpu内部能够“屏蔽”的中断，称为可屏蔽中断；反之，成为不可屏蔽中断。通常I/O设备提出的中断请求属于可屏蔽中断，而电源掉电属于不可屏蔽中断。 与 A B等价的逻辑表达式是（4）。（ 表示逻辑异或，+表示逻辑加） （4）A. A + B B. A B C. A B D. A B +A B 答案：B 解析：画出真值表，答案就显而易见B BA + A A AB+0011101010001110010111111101 计算机指令一般包括操作码和地址码两部分，为分析执行一条指令，其（5） 。 （5）A. 操作码应存入指令寄存器（IR），地址码应存入程序计数器（PC） B. 操作码应存入程序计数器（
19、PC），地址码应存入指令寄存器（IR） C. 操作码和地址码都应存入指令寄存器（IR） D. 操作码和地址码都应存入程序计数器（PC） 答案：C 解析：指令寄存器（IR）用来保存当前正在执行的一条指令。 关于 64 位和 32 位微处理器，不能以 2 倍关系描述的是（6） 。 （6）A. 通用寄存器的位数 B. 数据总线的宽度 C. 运算速度 D. 能同时进行运算的位数 答案: C 解析：虽然字长将影响到计算机运算速度和计算精度（通常，字长越长，计算机处理数据的速度越快，计算精度越高），但是64位和32位为处理各自对应的运算并不是简单的2倍线性关系。2010 年下半年 在输入输出控制方法中，采
20、用（1）可以使得设备与主存间的数据块传送无需CPU干预。（1）A程序控制输入输出 B.中断 CDMA D.总线控制 答案：C 解析：在DMA控制器的控制下，可在存储器和外部设备之间直接进行数据传送，在传送过程中不需要中央处理器的参与。 若某计算机采用8位整数补码表示数据，则运算（2）将产生溢出。 （2） A-127+1 B.-127-1 C.127+ 1 D.127-1 答案：C 解析：由于采用8位整数表示数据，其中一位作用为符号位，采用补码表示法可表示的数据范围为-128127，用二进制表示为1000000001111111，其中符号位不参与运算，因此，计算127+1是数值位溢出。 若内存容
21、量为4GB，字长为32，则（3）。A 地址总线和数据总线的宽度都为32B 地址总线的宽度为30，数据总线的宽度为32C 地址总线的宽度为30，数据总线的宽度为8D 地址总线的宽度为32，数据总线的宽度为8 答案：A 解析：地址总线随可寻址的内存空间大小而变，内存容量为4GB，所以地址总线的宽度为32位。数据总线是同时传送的二进制数据的位数，这里字长是32位，所以能同时传送的二进制位数位32，即数据总线宽度为32。 设用2K * 4位的存储器芯片组成16K*8的存储器（地址单元为0000H3FFFH，每个芯片的地址空间连续），则地址单元0B1FH所在芯片的最小地址编号为（4）。A. 0000HB
22、. 0800HC. 2000HD. 2800H答案：B 解析：由于组成的存储器的地址大小为16kb，字长为1字节，每个芯片可存储1kb数据，即每个芯片所容纳的地址空间大小为1kb。第一块芯片的地址单元为0000H03FFH，第二块芯片的地址单元为0400H07FFH，第三块芯片的地址单元为0800H0BFFH。所以，地址单元）B1FH在第三块芯片上，起始地址为0800H。 编写汇编语言程序时，下列寄存器中程序员可访问的是（5）。 A. 程序计数器（PC） B. 指令寄存器（IR） C. 存储器数据寄存器（MDR） D. 存储器地址寄存器（MAR） 答案：A 解析：编写汇编语言程序的时候，可以修
23、改程序计数器PC的数值进行跳转。其余寄存器只能由cpu内部访问。 正常情况下，操作系统对保存有大量有用数据的硬盘进行（6）操作时，不会清除有用数据。A. 磁盘分区和格式化B. 磁盘格式化和碎片整理C. 磁盘清理和碎片整理D. 磁盘分区和磁盘清理答案：C 解析：磁盘分区、格式化会清除磁盘或对应分区上的所有文件：磁盘清理会删除无用的数据文件但不会清除有用数据；碎片整理不会删除文件。2011 年上半年 在CPU中用于跟踪指令地址的寄存器是 （1） （1） A.地址寄存器（MAR） B.数据寄存器（MDR） C.程序计数器（PC） D.指令寄存器（IR） 答案：C 解析：程序计数器是用于存放下一条指令
24、所在单元的地址的地方。 指令系统中采用不同寻址方式的目的是 （2） （2） A. 提高从内存获取数据的速度 B. 提高从外存获取数据的速度 C. 降低操作码的译码难度 D. 扩大寻址空间并提高编程灵活性 答案：D 在计算机系统中采用总线结构，便于实现系统的积木化结构，同时可以（3） （3） A. 提高数据传输速度 B. 提高数据传输量 C. 减少信息传输线的数量 D. 减少指令系统的复杂性 答案：C 原码表示法和补码表示法是计算机中用于表示数据的两种编码方法，在计算机系统中常采用补码表示和运算数据，原因是采用补码可以（4） （4） A. 保证运算过程与手工运算方法保持一致 B. 简化计算机运算
25、部件的设计 C. 提高数据的运算速度 D. 提高数据的运算精度 答案：B 计算机中的浮点数由三部分组成：符号为S，指数部分E（称为阶码）和尾数部分M。在总长度固定的情况下，增加E的位数，减少M的位数可以（5） （5） A. 扩大可表示的数的范围同时降低精度 B. 扩大可表示的数的范围同时提高精度 C. 减少可表示的数的范围同时降低精度 D. 减少可表示的数的范围同时提高精度 答案：A 某计算机系统由下图所示的部件构成，假定每个部件的千小时可靠度都为R，则该系统的千小时可靠度为（6）（6） AR+2R/4 B.R+R2/4 C.R(1-(1-R)2) D.R(1-(1-R)2)2 答案：D 解析：两个可靠度都为R的部件并联时，其并联系统的可靠度为1-（1-R）（1-R）。而两个可靠度都为R的部件串联时，串联系统的可靠度为RR。因此该系统的可靠度为R(1-(1-R)2)2
